На правах рукописи

МЬО МИН ТАН

СИНТЕЗ КОМБИНИРОВАННЫХ ВЫЧИСЛИТЕЛЬНЫХ

УСТРОЙСТВ ДЛЯ СИСТЕМ АВТОМАТИЗИРОВАННОГО

УПРАВЛЕНИЯ РЕАЛЬНОГО ВРЕМЕНИ

Специальность: 05.13.05.

Элементы и устройства вычислительной техники и систем

управления

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата технических наук

Москва– 2008

Работа выполнена на кафедре «Вычислительная Техника» в Московском Государственном Институте Электронной Техники (Техническом Университете).

Научный руководитель: доктор технических наук, доцент Бажанов Евгений Иванович

Официальные оппоненты: доктор технических наук, профессор Грушевский Александр Михайлович кандидат технических наук Корнилов Александр Иванович Ведущее предприятие: ООО “РАТЕОС”, г. Москва

Защита состоится «»200 года в _: на заседании диссертационного совета Д 212.134.02 при Московском государственном институте электронной техники (техническом университете) по адресу: 124498, Москва, Зеленоград, проезд 4806, д.5, МИЭТ

С диссертацией можно ознакомиться в библиотеке МИЭТ

Автореферат разослан «»200 г.

Ученый секретарь диссертационного совета доктор технических наук Гуреев А. В.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

А к ту альность рабо ты.

Системы автоматизированного управления, построенные на основе электронных вычислительных устройств, широко применяются во всех отраслях народного хозяйства. Развитие систем автоматизированного управления (САУ) выдвигает ряд проблем, связанных с необходимостью удовлетворения постоянно возрастающих требований, предъявляемых к САУ, таких как точность, время решения задачи управления, габариты, надежность и др.

В системах автоматизированного управления реального времени информация представлена в смешанной (аналоговой и цифровой) форме. Следствием этого, вне зависимости от типа вычислительного устройства (АВМ, ЦВМ) является необходимость включать входные и выходные преобразователи информации в состав вычислителей САУ. Преобразователи информации предназначены для обеспечения требуемой формы представления информации на входе вычислительного устройства САУ, а также требуемой формы представления выработанных этим вычислительным устройством управляющих воздействий. То есть преобразователи информации, входящие в состав САУ, не несут, как правило, вычислительной нагрузки. Наличие преобразователей информации, не несущих вычислительной нагрузки, можно рассматривать как аппаратную избыточность вычислительных устройств для САУ. Аппаратная избыточность ухудшает характеристики вычислительных устройств САУ (габариты, вес, надежность, стоимость и др.). Кроме того, вычислительные устройства САУ должны обеспечивать приемлемую производительность и точность решения задач управления, что также требует аппаратной поддержки. Поэтому разработка и исследование методов неизбыточного синтеза вычислительных устройств САУ является актуальной. В данной работе рассмотрены возможности увеличения производительности и уменьшения аппаратной избыточности вычислительных устройств САУ. При этом аппаратная избыточность связана как с наличием блоков, не несущих вычислительной нагрузки, так и с аппаратной поддержкой невостребованных функциональных возможностей вычислительных блоков, например, с их излишней разрядностью.

Современные вычислительные системы САУ не являются чисто аналоговыми или чисто цифровыми. Все с большим основанием их можно считать комбинированными, аналогоцифровыми. Одним из подходов к построению комбинированных вычислительных структур является использование, так называемых, вычислительных преобразователей информации (ВПИ), которые способны выполнить отдельные арифметические операции (ЦАП – умножение, АЦП – деление) (Смолов В. Б., Чернявский Е. А., Фомичев В. С. и другие). Арифметические возможности ВПИ могут быть использованы при реализации алгоритма управления. Например, аналого-цифровое вычислительное устройство (АЦВУ), которое относится к классу комбинированных вычислителей, построено на основе ВПИ.

Решение задачи управления на АЦВУ является эффективным с точки зрения стоимости, энергопотребления и аппаратурных затрат. Вместе с тем актуальным для АЦВУ является повышение точности вычислений. Один из методов повышения точности вычислений основан на принципе разделения исходных операндов на две или более частей с последующим восстановлением результата по вычисленным частям. Такой подход позволяет использовать вычислительные устройства с ограниченной точностью, например, аналого-цифровые вычислительные устройства. При этом обеспечение требуемой точности достигается за счет дополнительных затрат времени и памяти при восстановлении полного результата из частичных результатов. Для восстановления результата требуется регистровая память с двойной и более разрядностью, что приводит к увеличению аппаратных затрат, а также затратам на адресацию, запись и считывания информации.

В данной работе разработан метод восстановления результата вычислений, не требующий дополнительных разрядов регистровой памяти.

Аналого-цифровые (АЦП) и цифроаналоговые (ЦАП) преобразователи информации являются неотъемлемой частью любой вычислительной системы САУ реального времени. Как отмечено выше, преобразователи информации могут быть использованы в таких системах либо по прямому назначению, либо в качестве арифметических устройств. И в том, и в другом случае уменьшение времени преобразования может уменьшить время реализации алгоритма управления. В диссертации разработан и исследован метод уменьшения времени аналого-цифрового преобразования за счет сокращения количества тактов подбора результирующего кода.

На основании данного метода в диссертации разработана методика синтеза устройства для выполнения арифметической операции деления на аналого-цифровом вычислительном устройстве с уменьшенным количеством тактов.

Проведенные исследования по верификации результатов диссертации иллюстрируют эффективность их применения в системах автоматизированного управления.

Цель работы. Целью настоящей работы является разработка и исследование методов уменьшения аппаратной избыточности и времени решения задач управления в комбинированных вычислительных устройствах систем автоматизированного управления реального времени.

Задачи исследований. Поставленная цель исследований требует решения следующих основных задач:

• разработка метода разделения операндов на части, не требующего дополнительных разрядов при восстановлении полного результата операции.

• разработка и исследование алгоритма и структурной реализации аналого-цифрового преобразователя с уменьшенным количеством тактов в цикле преобразования.

• разработка структурного решения для выполнения арифметической операции деления в аналого-цифровом арифметическом устройстве.

• моделирование вычислительных операций АЦВУ в среде Методы исследования. Основные результаты работы получены на основе применения теоретико-множественного аппарата теории вероятностей, теории вычислений по принципу разделения операндов и теории имитационного моделирования.

Научная новизна работы. Разработаны новые методика и принцип, повышающие эффективность выполнения арифметических операций аналого-цифрового вычислительного устройства. Методика и принцип позволяют уменьшить аппаратную избыточность аналого-цифровых вычислительных устройств при реализации арифметических операций а также увеличить производительность.

Практическая ценность. Результаты, полученные в работе, позволят уменьшить аппаратную избыточность и время решения задач в комбинированных вычислительных устройствах.

Методика восстановления полного результата при вычислении методом разделения операндов на части позволяет уменьшить количество разрядов для суммирования частичных произведений при реализации операции умножения. Принцип разделения операндов на части позволяет выполнять арифметические операции с 2n-разрядными операндами на n-разрядном вычислительном устройстве за счет разделения исходных операндов на две части.

Однако указанный принцип требует дополнительных 4n разрядов для суммирования частичных произведений. Предлагаемый метод позволяет выполнять арифметические операции на n-разрядном вычислительном устройстве для суммирования частичных произведений.

Синтез устройств для выполнения арифметических операции с уменьшенным количеством тактов позволяет сократить время выполнения на 7 21%.

Апробация работы. Основные результаты работы докладывались и обсуждались на ряде научно-технических конференций.

1. Всероссийская межвузовская научно-техническая конференция студентов и аспирантов “Микроэлектроника и Информатика”, Зеленоград, Москва, 2006 г., 2007 г., 2008 г.

2. Научная сессия МИФИ “Информатика и процессы управления. Компьютерные системы и технологии”, Москва, Публикации. По результатам исследований и разработок, выполненных в диссертационной работе, опубликовано печатных работ, в том числе 1 статья в издании, входящем в перечень ВАК, без соавторов опубликовано 4 работы.

Основные положения, выносимые на защиту. На защиту выносятся следующие результаты исследований:

• разделение операндов на части, не требующее дополнительных разрядов при восстановлении полного результата операции, • уменьшение времени выполнения арифметической операции деления в аналого-цифровом арифметическом • синтез устройств для выполнения арифметических операций с уменьшенным количеством тактов в аналогоцифровом структурном базисе, • моделирование алгоритма выполнения арифметической операции деления с уменьшением времени выполнения в Структура и объём диссертационной работы. Рукопись диссертационной работы состоит из введения, четырех глав, заключения и списка литературы.

СОДЕРЖАНИЕ РАБОТЫ

Во введении обоснована актуальность темы диссертации, приводится обзор публикаций по тематике диссертационной работы, сформулированы цель и основные задачи исследования, а также представлены основные положения, выносимые на защиту.

В первой главе диссертации проведен обзор и анализ существующих принципов построения комбинированных вычислительных устройств. Здесь рассмотрены архитектурные решения и структурные особенности построения комбинированных вычислительных систем. Соединение в одной вычислительной системе преимуществ АВМ (быстродействие и оперативность процесса подготовки и выполнения вычислений) и ЦВМ (точность и универсальность в отношении класса решаемых задач) привело к разработке и созданию комбинированных вычислительных систем (КВС). В соответствии с основными направлениями развития средства КВС разделяются на комбинированные вычислительные устройства (КВУ) на основе решающих элементов с неразделимыми аналоговыми и цифровыми признаками и комбинированные вычислительные комплексы (КВК) на основе сочетания АВМ и ЦВМ. КВУ могут быть разделены на две группы:

с дискретно-управляемыми (КВУ-ДП) и непрерывно-импульсными (КВУ-НИ) параметрами.

На принципах КВУ-ДП могут быть построены вычислительные устройства, позволяющие выполнять различные математические операции над смешанными (непрерывными и дискретными) операндами, например, цифроаналоговые множительно-делительные устройства (ЦАМДУ). На принципах КВУ-НИ могут быть построены вычислительные устройства, выполняющие математические операции над операндами, значение которых определяется амплитудной и широтной модуляцией импульсных напряжений прямоугольной формы, например, времяимпульсные множительно-делительные устройства (ВИМДУ).

В первой главе проведено сравнение технических характеристик комбинированных вычислительных устройств, например, множительно-делительных устройств. Результаты сравнения представлены в таблице 1.

Таблица.1. Сравнение технических характеристик комбинированных множительно-делительных устройств множительно-делительные устройства (ВИМДУ) множительно-делительные устройства (ЦАМДУ) множительно-делительные устройства (АЦМДУ) характеристиками обладает аналого-цифровое множительноделительное устройство (АЦМДУ) на базе КВУ-ДП.

Сравнение технических характеристик различных комбинированных множительно-делительных устройств показывает, что использование смешанной (аналоговой и цифровой) формы представления информации позволяет не только повысить точность, быстродействие, но и осуществить совместную работу вычислительных устройств непрерывного и дискретного принципа действия: создать комбинированные вычислительные устройства.

Далее проведён анализ аппаратной избыточности комбинированных вычислительных устройств и возможность её уменьшения. Существуют методы синтеза комбинированных вычислительных структур, реализующие принципы минимизации трех видов аппаратной избыточности (архитектурной, структурной и функциональной). Первый принцип - совмещение на одном оборудовании арифметических операций и операций преобразования формы представления операндов. Второй принцип – синтез вычислительной структуры с низших иерархических уровней. Третий принцип – введение минимально достаточного количества элементарных структурных изменений.

минимизации аппаратной избыточности и уменьшения времени реализации алгоритмов в комбинированных вычислительных системах. Разработана методика минимизации аппаратных затрат при организации вычисления по принципу разделения операндов.

При этом показано сокращение аппаратной поддержки при восстановлении полного результата на примере реализации операции умножения. Принцип разделения операндов на части позволяет выполнять арифметические операции с 2n-разрядными операндами на n-разрядном вычислительном устройстве за счет разделения исходных операндов на две части.

Пример операции умножения двух (A и B) 2n разрядных двоичных чисел с разделением каждого на 2 части по n разрядов приведён на рисунке 1.

Рис.1. Операция умножения по принципу разделения В общем виде результат Z операции умножения двух m разрядных двоичных чисел с разделением операндов на q частей по si разрядов формируется следующим образом.

предшествующих частей разделения исходного операнда;

Использование принципа разделения операндов позволяет, с одной стороны, повысить точность вычислений но, с другой стороны, требует 2n – разрядных и 4n – разрядных регистров для суммирования частичных произведений.

В диссертации предложен способ реализации принципа разделения операндов, не требующий дополнительных разрядов при восстановлении полного результата операции.

Пример операции умножения двух (A и B) 2n разрядных двоичных чисел с разделением исходных операндов и частичных произведений на 2 части по n разрядов приведён на рисунке 2.

Рис.2. Операция умножения по принципу разделения На рисунке 2 обозначены:

z3, 2 - часть суммирования младшей части z3 и старшей части z 2,1 - часть суммирования младшей части z 2 и старшей части В общем виде результат Z операции умножения, выполняемой по предложенной методике, формируется следующим образом.

старшей части z( 2 q 1i ), Таким образом, уменьшение количества разрядов, требуемых для реализации вычислений по принципу разделения операндов, обеспечивает минимизацию аппаратных затрат вычислительного устройства и, как следствие, улучшение индуцируемых ими технических характеристик.

Уменьшения времени реализации алгоритмов рассмотрена во второй главе с точки зрения уменьшения цикла преобразования аналого-цифровых преобразователей поразрядного уравновешивания. Аналого-цифровые (АЦП) и цифроаналоговые (ЦАП) преобразователи информации являются неотъемлемой частью любой структуры САУ, в которой в качестве основного вычислительного устройства используется ЦВМ. При этом затрачивается время на преобразование входных аналоговых сигналов и выходных цифровых сигналов.

Во второй главе предложено и исследовано структурное решение АЦП, которое позволяет сократить количество тактов в цикле преобразования. Это даёт возможность сократить время реализации алгоритма на структуре АЦП-ЦВМ-ЦАП за счёт сокращения времени преобразования входных аналоговых сигналов.

Известно, что цикл преобразования аналого-цифрового преобразователя поразрядного уравновешивания содержит n тактов, где n- разрядность АЦП. При этом, для некоторых входных напряжений, результирующий код формируется менее, чем за n тактов полного цикла преобразования. В этих случаях цикл преобразования можно сократить.

Разработанный во второй главе преобразователь (рис.3) содержит регистр последовательных приближений (РПП), блок суммирования, блок вычитания, компараторы, элемент “Исключающее ИЛИ-НЕ”, схему управления, генератор тактовых импульсов (ГТИ) и источник опорного напряжения. При этом блок суммирования (рис.4) содержит цифро-аналоговый преобразователь (ЦАП) и (n+1) –й масштабный резистор. Блок вычитания (рис.5) содержит операционный усилитель перемены знака и дифференциальный усилитель.

Рис.3. Схема аналого-цифрового преобразователя с уменьшенным количеством тактов цикла преобразования.

Устройство работает следующим образом.

На первом шаге на РПП поступает сигнал пуска со схемы управления и тактовая частота с ГТИ, после чего в старшем разряде выходного кода РПП устанавливается “1”, код с РПП подается на ЦАП. Если напряжения на выходах блоков суммирования и вычитания оба меньше или оба больше входного напряжения U вх, то производится следующий шаг.

Если U вых 1 > U вх на входе компаратора K1 и U вых 2 U вх на входе компаратора K2, то преобразование прекращается.

Управление продолжением или прекращением подбора кода осуществляется элементом “Исключающее ИЛИ-НЕ”, на который поступают выходные сигналы компараторов. В результате формируется двоичный код на выходе РПП, эквивалентный преобразуемому напряжению U вх.

В результате количество тактов преобразования может быть меньше количества разрядов k < n.

Значения разрядов результирующего кода при досрочном прекращения его подбора определяются условиями теорем, сформулированных и доказанных во второй главе диссертации.

1. Если преобразуемое напряжение U вх находится в интервал ( k N zi D) U U < ( k N zi + D) U, то установленная в данном разряде “1” сохраняется, а все остальные разряды равны “0”. При этом код результата преобразования имеет вид:

2. Если при подборе кода преобразуемое напряжение U вх не попадает в интервал ( до предпоследнего шага, то последний разряд должен быть “1”. В этом случае при формировании кода последний шаг может не выполняться.

При этом код результата преобразования имеет вид:

3. Если напряжение преобразования U вх < D.U оп, то код результата – все “0” нули.

Цикл преобразования данного АЦП содержит уменьшенное количество тактов на некоторых значениях входного (преобразуемого) напряжения. Среднее количество тактов, на которое уменьшаются циклы преобразования, можно оценить по формуле где N =2n – количество дискретов напряжения, Ц у – суммарное количество тактов, на которое уменьшаются циклы преобразования для всех возможных значений входного напряжения.

где n – количество разрядов.

Объединяя (5) и (6) получим Среднее уменьшение количества тактов преобразования зависит от разрядности АЦП. Уменьшение количества тактов преобразования приводит к улучшению такой важной характеристики АЦП как время преобразования. Среднее уменьшение времени преобразования оценивается в зависимости от разрядности АЦП по формуле:

Например, для 8-разрядной операции среднее время выполнения уменьшается, приблизительно, на 21%, а для разрядной – на 7%. На рисунке 6 показано среднее уменьшение времени преобразования.

Среднее уменьшение времени преобразования (%) Таким образом, разработанный во второй главе АЦП позволяет уменьшить среднее время выполнения операции преобразования, и, как следствие, уменьшить время реализации алгоритма управления в САУ со структурой АЦП-ЦВМ-ЦАП.

В главе 3 разработана методика неизбыточного синтеза аналого-цифровой вычислительной структуры с непосредственной обработкой операндов в смешанной форме представления. Для синтезированной структуры разработан алгоритм выполнения арифметической операции деления с уменьшением времени её выполнения. На основе разработанного во 2 главе АЦП с уменьшенным количеством тактов в цикле преобразования в главе диссертации синтезирована структура аналого-цифрового арифметического устройства (АЦАУ), позволяющего уменьшить время выполнения операции деления. Известно, что преобразователи информации способны выполнять отдельные арифметические операции (ЦАП – умножение, АЦП – деление).

Тогда уменьшение времени преобразования может увеличить производительность вычислителя, арифметическое устройство которого построено на базе преобразователей информации.

Для разработки методики синтеза структуры для выполнения арифметической операции деления с уменьшенным количеством тактов, рассмотрена (рис.7) структура аналого-цифрового арифметического устройства.

Рис.7. Схема аналого-цифрового арифметического устройства с уменьшенным количеством тактов в операции выходное напряжение операционного усилителя, U вых 2 – выходное напряжение блока вычитания Б(-), Uc – напряжение сравнения, Ц1,…, Цк – входные цепи операционного усилителя ОУ, БФК – блок формирования кода, N1,…,Nk – подбираемые на БФК коды, подаваемые на дискретно-управляемые компоненты, ГТИ – генератор тактовых импульсов и элемент “Исключающее ИЛИНЕ”.

справедливы следующие соотношения проводимостью, кодоуправляемой проводимостью или с кодоуправляемым сопротивлением.

Методика синтеза структуры арифметического устройства с уменьшенным количеством тактов, заключается в выполнении следующей последовательности процедур.

1. Запись реализуемой операции следующим образом:

Uj, где j (1, k ) ;

записываются как {i } {Ni }1.

2. Приведение полученного выражения к размерности напряжения.

3. Приведение полученного выражения к виду (9) путем эквивалентных алгебраических преобразований.

4. Формирование цепей операционных усилителей АЦАУ следующим образом:

членам выражения вида Uj соответствуют цепи постоянной проводимости;

соответствуют цепи с дискретно управляемой проводимостью;

соответствуют цепи с дискретно управляемым сопротивлением;

дискретному результату zd соответствует число – управление продолжением подбора кода осуществляется элементом “исключающее” ИЛИ-НЕ, на который поступают выходные сигналы компараторов.

Ниже приведены некоторые примеры синтеза структуры арифметического устройства с уменьшенным количеством тактов.

Пример 1. Операция 1. Запись операции в соответствии с п. 1 методики.

2. Приведение выражения по п. 1 к размерности напряжения.

4. Формирование цепей операционных усилителей АЦАУ в соответствии с п. 4 методики приводит к структурной схеме, представленной на рис.8.

Рис.8. Структурная схема АЦАУ, реализующего операцию z d = ± xc / yc с уменьшенным количеством тактов.

Пример 2. Операция 1. Запись операции в соответствии с п. 1 методики.

2. Приведение выражения по п. 1 к размерности напряжения.

3. Приведение выражения по п. 2 к виду (9).

4. Формирование цепей операционных усилителей АЦАУ в соответствии с п.4 методики приводит к структурной схеме, представленной на рис.9.

Рис.9. Структурная схема АЦАУ, реализующего операцию z d = ± xc. yd с уменьшенным количеством тактов.

Таким образом, разработан структурный синтез аналогоцифрового арифметического устройства с уменьшенным временем выполнения операций, типа “деления”.

В главе 4 представлена верификация методов выполнения на АЦВУ арифметической операции деления в среде LabView. При этом сравнивались методы выполнения операции деления двух континуальных операндов с представлением результата операции в дискретной форме (рис. 10).

Рис.10. Блок схема программной модели сравнения двух методов выполнения на АЦВУ арифметической операции деления Проведено сравнение традиционной и предлагаемой методики выполнения арифметической операции деления. При этом результат операции представлен в дискретной форме (NZ) с использованием функции булевой матрицы, коды в БФК - с помощью графа цифрового сигнала (digital waveform graph) и временная диаграмма выполнения операции посредством графа XY (ХY graph). Отличия двух методов показаны в таблице 2.

На рис.11 показана передняя панель, на которой изображены временные диаграммы выполнения арифметической операции деления на АЦВУ. Непрерывная линия изображает подбираемое напряжение на каждом такте, а пунктирная - уровень входного напряжения. После восьми тактов программа выдает результирующий двоичный код, отображаемый на восьми светодиодных индикаторах. Коды в БФК отображают формирование дискретной величины на каждом такте.

Таблица.2. Отличия двух методов выполнения на АЦВУ цикла с помощью оператора for. цикла с помощью оператора определенного количества циклов, равного количеству разрядов, 3. Если выполнение вырабатывается сигнал окончания операции совпадает с таким Рис.11. Временные диаграммы выполнения на АЦВУ арифметической операции деления.

В результате можно сделать вывод, что при сравнении методов арифметической операции деления на АЦВУ в среде LabView очевидно, что предлагаемый метод уменьшает количество тактов выполнения операции деления по сравнению с традиционным методом.

Согласно программной модели среднее уменьшение времени выполнения операции деления предлагаемого метода за счет уменьшения количества тактов зависит от количества разрядов n.

Во второй главе из условия теоремы о значении разрядов результирующего кода следует, что среднее уменьшение времени выполнения преобразования можно оценить по выражению (8).

Сравнение этих результатов и программной модели представлено на рисунке (12).

Рис.12. Сравнение среднего уменьшения времени выполнения Таким образом, моделирование показывает, что сходимость теоретических и практических результатов зависит от разрядности преобразования.

В заключении сформулированы основные результаты диссертационной работы, которые сводятся к следующему.

1. При использовании принципа разделения операндов на части не только в исходных операндах, но и в частичных произведениях, формируется метод, не требующий дополнительных разрядов при восстановлении результата.

2. Разработана и исследована схема аналого-цифрового преобразователя с уменьшенным количеством тактов преобразования.

3. Сформулированы и доказаны теоремы о значении разрядов результирующего кода.

4. В предложенном аналого-цифровом преобразователе среднее время преобразования уменьшается на 7 21%.

5. Разработана методика синтеза аналого-цифрового устройства для выполнения арифметической операции деления с уменьшенным временем выполнения.

6. Программная верификация показала хорошую сходимость теоретических и практических результатов (расхождение Список публикаций по теме диссертационного 1. Мьо Мин Тан. Построение устройства управления для аналого-цифрового вычислительного устройства. // Микроэлектроника и информатика. 13-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов. - М.: МИЭТ, 2006, с. 252.

2. Мьо Мин Тан, Аунг Вин. Сокращение аппаратных затрат при организации вычисления по принципу разделения операндов. // Системный анализ и информационноуправляющие системы: Сборник научных трудов / Под ред.

В. А. Бархоткина. - М.: МИЭТ, 2006, с. 172 - 176.

3. Аунг Вин, Мьо Мин Тан. Коррекция погрешностей вычислений по методу разделения операндов в аналогоцифровых структурах. // Системный анализ и информационно-управляющие системы: Сборник научных трудов / Под ред. В. А. Бархоткина. - М.: МИЭТ, 2006, с.

4. Мьо Мин Тан. Сокращение количества микрокоманд при организации арифметической операции деления в АЦВУ. // Микроэлектроника и информатика. 14-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов. - М.: МИЭТ, 2007, с. 258.

5. Мьо Мин Тан. Улучшение основной характеристики при реализации арифметической операции в аналого-цифровом вычислительном устройстве. // научная сессия МИФИСборник научных трудов. В 15 томах. Т. 12.

Информатика и процессы управления. Компьютерные системы и технологии. М.: МИФИ, 2008. с. 167 – 168.

6. Бажанов Е. И., Мьо Мин Тан. Сокращение времени выполнения арифметической операции деления в аналогоцифровом вычислительном устройстве. // Моделирование, алгоритмизация и программирование при проектировании информационно-управляющих систем: Сборник научных трудов / Под ред. В. А. Бархоткина. - М.: МИЭТ, 2008, с.

7. Мьо Мин Тан. Уменьшение времени выполнения арифметической операции деления в аналого-цифровом вычислительном устройстве. // Микроэлектроника и информатика. 15-я Всероссийская межвузовская научнотехническая конференция студентов и аспирантов. - М.:

МИЭТ, 2008, c. 205.

8. Бажанов Е. И., Мьо Мин Тан. Уменьшение времени выполнения арифметической операции деления в аналогоцифровом вычислительном устройстве. //Естественные и технические науки. 2008, № 2, с. 422 – 425.

9. Бажанов Е. И., Мьо Мин Тан, Аунг Вин. Аналогоцифровой преобразователь. Заявка на патент № от 23.10.2007.

10. Бажанов Е. И., Мьо Мин Тан. Программа для ЭВМ, регистрационный № 2008615231 от 13 ноября 2008 г. « Программа выполнения арифметической операции деления с уменьшением времени выполнения аналого-цифрового вычислительного устройства ».

Заказ №. Тираж экз. Уч.-изд.л.. Формат 60х84/ Отпечатано в типографии МИЭТ(ТУ)