Лекция 6

Системы команд CISC, RISC, VLIW, EPIC. Комбинированные системы.

Завимсимость системы команд от области применения ВС. Типы и

форматы команд. Способы адресации.

Системы команд CISC, RISC, VLIW, EPIC.

Набор всех команд или инструкций (Instructions), которые может

выполнить процессор называется системой команд. В зависимости от

состава и сложности команд системы команд делятся на архитектуры:

- с полным или сложным набором команд (CISC—Complex Instruction Set Computer);

- с сокращённым набором команд (RISC—Reduced Instruction Set Computer):

- с командами сверхбольшой длины (VLIW—Very Long Instruction Word);

- вычислений с явным параллелизмом (EPIC—Explicit Parallel Instruction Computing).

Система CISC характеризуется сложными командами, имеющими разнообразные форматы и способы адресации. Например, микропроцессоры с архитектурой IA—32 фирмы Intel имеют более 100 команд, длиной от 1 до 15 байт, в которых используется до 10 способов адресации операндов. Часть команд CISC аппаратно реализуют вычисление операторов, семантически аналогичных операторам высокоуровневых языков, уменьшая семантический разрыв. Считается, что основоположником CISC – архитектуры является фирма IBM, которая начала применять такой подход с семейства IBM360. Эта архитектура характризуется так же малым числом регистров процессора, что порождает конфликты по данным при кнвейеризации вычислений. Большое число команд усложняет УУ, а их сложность предопределяет их выполнение за большое число тактов, что в целом снижает производительность машины.

Поиск способов улучшения производительности конвейерных структур, а так же результаты статистического анализа использования команд в реальных программах, показавшего, что многие сложные команды маловостребованы, привело к появлению RISC-- архитектуры.

Этот термин впервые был использован Паттерсоном и Дитцелем в году. Сокращённый набор команд включает команды фиксированного формата, выполняющиеся за один такт и работающие с операндами, располженными в регистрах процессора. Для обращения в память используются особые команды чтения и записи. Более сложные команды реализуются из простых RISC – команд. Эти меры позволили упростить УУ и поднять тактовую частоту. Однако, при реализации RISC—архитектуры потребовалось увеличить быстродействие памяти и число регистров процессора, число которых должно быть не менее 32.

К недостаткам RISC—архитектуры относится увеличение длины программы в среднем на 30% посравнению с CISC – архитектурой, отсутствие прямой адресации памяти, замедленный доступ к регистрам из— за сложности дешифратора их номеров, сложность отладки и устранения ошибок в аппаратно реализованном УУ, поскольку в случае ошибки требуется его переконструрование. Правда, современные средства автоматизированного проектирования и моделирования позволяют устранить ошибки до реализации устройства «в железе».

Первой RISC – машиной была ВМ IBM801 (1979 год), а также CDC и Cray.

Архитектура VLIW является развитием RISC—архитектуры приминительно к суперконвейерным структурам с управлением выполнением команд на основе потока данных, т. е. не в порядке их расположения в программе, а по мере готовности операндов и освобождения соответствующих операционных блоков. В обычных процессорах готовые к выполнению команды выбираются из буфера ограниченного размера (из—за технических ограничений). Поэтому дистанция просмотра программы оказывается недостаточной дпя оптимальной загрузки исполнительных устройств.

При архитектуре сверхдлинных командных слов упаковкой RISC – команд (3—5 команд) в сверхдлинное командное слово занимается компилятор во время трансляции программы; при этом ему, в принципе, доступна вся программа для просмотра. Все команды, упакованные в сверхдлинное слово выполняются одновременно. Если для некоторого поля сверхдлинной команды не удается подобрать подходящую RISC – команду, то на это место ставится команда «ничего не делать». Длина VLIW – слова составляет от 256 до 1024 бит. Архитектура VLIW является безконфликтной.

Недостатками VLIW—архитектуры яввляются сложность регистрового файла и сложность создания компилятора.

В России эта архитектура реализована в ВМ Эльбрус 3 и Эльбрус 2000.

Архитектура EPIC – совместная разработка фирм Intel и Hewlett – Packard, развивающая VLIW—архитектуру. Архитектура EPIC реализована фирмой Intel в 64 – разрядном процессоре Itanium и получила название IA— 64. В прцессоре имеется по 120 регистров на 64 и 80 бит общего назначения и для данных с плавающей запятой, соответственно и 64—битный регистр предикатов. Команды по 3 штуки упаковываются компилятором в связки (Bundle) длиной 128 бит. Доплнительно к архитектуре VLIW связка имеет доплнительное поле—шаблон, где указывается зависмость или её отсутствие команд друг от друга в связке и между связками. Благодаря указанным в шаблоне зависимостям между связками, процессору с N группами функциональных блоков (одна группа содержит 3 блока) будет соответствовать связке из N x 3 команд. При этом процессоры остаются совместимыми по коду. Таким образом достигается масштабируемость процессоров Itanium. При ветвлении обе ветви выполняются параллельно, а в регистре предикатов ветвей устанавливаются 1 или 0 при определении истинного направления ветвления. Результаты команд правильной ветви записываются по местам назначения. Два разряда предиката (истинно и ложно) позволяют эффективно выполнять конструкции IF—THEN –ELSE.

Имея 64—битный регистр предикатов можно выполнить анализ ветвлений на глубину в 32 ветвления.

Упоминается также MISC – архитектура [5], особенностью которой является минимальный набор сверхдлинных команд, поля которых параллельно поступают на набор простых исполнительных устройств и выполняются за один такт. Для реализации этой архитектуры требуется быстродействующая память.

Комбинированные системы команд CISC—RISC, CISC—RISC –VLIW являются попытками воспользоваться преимуществами объединённых систем, например, более удобным программированием, используя сложные команды CISC при создании компиляторов и ОС, а RISC—команды как внутренний инструмент обработки информации на более простой аппаратуре устройства управления. При этом исходные сложные команды во время дешифрации заменяются одной, двумя или несколькими RISC – командами.

После выполнения цепочки RISC—команд снова преобразуются в исходные команды.

Подобная система появилась МП Pentium Pro и продолжает использоваться в архитектуре IA—32 (Intel Architecture). В МП AMD K8, Intel Pentium 4 можно увидеть и элементы VLIW—архитектуры, поскольку на одной из ступеней конвейера RISC—команды объединяются в тройки, запускаемые на исполнение в функциональные блоки.

Зависимость команд от сферы применения вычислительного устройства Для настольных систем универсального применения одинаково важны операции с фиксированной и плавающей запятой. При этом мало уделяется внимания размеру программы и энергопотреблению процессора.

Для современных серверов, используемых для баз данных, файловых служб, Web—приложений, а иногда в режиме разделения времени для множества пользователей, гораздо важнее работа с целыми и строковыми данными, чем с данными с фиксированной и плавающей запятой, хотя виртуально любой серверный процессор включает команды плавающей армфметики.

Для встроенных применений важна цена и энергопотребление, поэтому важным становится размер кода, поскольку уменьшение объёма памяти снижает как стоимость. так и потребляемую мощность. Некоторые классы команд (например, с плавающей запятой) могут быть опциональными, чтобы снизить цену чипа.

Для мультимедийных процессоров, например, Intel 986 в систему команд вводят операции «бабочка» для быстрого преобразования Фурье, вычисление суммы двух векторов и других векторных операций, которые позволяют ускорить обработку изображений, являющейся время затратной процедурой.

Особенности систем команд сигнальных процессоров диктуются их предназначением для обработки сигналов в реальном масштабе времени. Они должны гарантировать успешную работу в реальном времени даже в худшем случае, и их архитектура должна поддерживать некоторые цели, критичные для успеха. Поэтому она включает «экзотику», которая может улучшить производительность при выполнении целевых назначений, но иключает их генерацию компилятором.

Чтобы выполнить приложения реального времени не генерируются исключения арифметического переполнения, так как из—за этой задержки можно пропустить событие. Поэтому в сигнальных процессорах (DSP— Digital Signal Processor) используется Saturating Arithmetic (арифметика с насыщением); при этом результат, превышающий возможность разрядной сетки, заменяется на максимально представимое число. Так как основной задачей DSP является накопление результатов умножения, то ключевой командой будет команда MAC—Multiply – Accumulate, используемая для операций над векторами и матрицами.

ЦПУ в зависимости от типа, семейства, степинга обладают тем или иным набором машинных команд, который они могут выполнять.

Команды современных процессоров можно разделить на 3 типа:

привилегированные, чувстеительные и обычные. Первые выполняются только в привилегированном режиме на системном уровне,так как они отвечают за формирование системных таблиц и активизацию ситемных ресурсов. Чувствительны команды могут выполняться на пользовательском уровне, но при определённых условиях. Остальные команды могут выполняться на любом уровне.

По функциональному признаку команды делятся на 4 категории:

- арифметические, логические и сдвиги;

- загрузки регистров из памяти и записи их сдержимого в память;

- ввода / вывода для работы с переферийными устройствами;

- управления ( условные и безусловные переходы, организации циклов и вызовы подпрограмм, работа с регистром флагов и др.

Следует оговориться, что в принципе операции вв / выв могут отсутствовать, если переферийные устройства отображены на память, когда их адреса и адреса ячеек памяти составляют единое адресное пространство.

Однако в процессорах обычно реализуются как адресное пространство памяти, так и адресное пространство вв / выв.

Команды представдяются в виде двоичного числа и, в принципе, не отличимы от данных. В состав командного слова могут включаться следующие составляющие, называемые полями:

- код команды;

- формат команды, если она имеет переменный формат;

- адресов операндов и результата, которые могут делится на поля способа адресации и собственно адреса.

Если все команды имеют все способы адресации, то такая система команд называется симметричной.

Организазация командного слова, определяющая количество и размеры её полей, называется форматом команды, а её внутреннее строение – структурой команды.

В зависимости от количества адресных полей команды делятся на безадресные, одно-, двух- и трёхадресные. В безадресных командах указывается лишь код операции; а источник операнда и приёмник результата полагаются известными. В двухадресных командах кроме кода операции указываются адреса двух операндов; при этом результат выполнения команды заменяет один из операндов. В трёхадресных командах имеются адреса двух операндов и адрес результата. Иногда используют четырёхадресные команды, в которых последний адрес определяет адрес следующей команды.

В зависимости от размещения операндов для двухадресных команд можно выделить следующие форматы: регистр – регистр, регистр – память.

память – регистр и память – память.

Операции регистр – регистр эффективны в многорегистровых процессорах, так как выполняются за один такт. Операции регистр – память и память – регистр в той или иной форме обязательно имеются в процессорах с регистровой организацией.

Классификация архитектур систем команд по типам памяти.

Типы внутреней памяти определяют различия в архитектуре систем команд. Различают стековую, аккумуляторную, регистровую ( Load – Store), регистр – память и память – память архитектуры. При стековой организации внутренней памяти операнды расположены на верхушке стека и задаются неявно. В акумуляторной архитектуре один операнд задаётся неявно. В архитектуре с общими регистрами операнды задаются только явно указанием номера регистра или ячейки памяти. Программы выполнения операции С=А+В выглядят:

- для стековой архитектуры – Push A Push B Add Pop C;

- для аккумуляторной архитектуры—Load A Add B Store C;

- для архитектуры рег.—пам.—Load R1,A Add R3,R1,B Store R3,C;

- для архитектуры рег.—рег.—Load R1,A Load R2,B AddR3,R1,R Явные операнды могут прямо читаться из памяти или предварительно загружаться в промежуточную память, что зависит от типа архитектуры и выбора конкретных команд.

Из примера с прграммированием операции сложения видно, что компьютеры с регистрами принадлежат к двум классам. В архитектуре регистр—память любая команда имеет доступ к памяти. В архитектуре регистр—регистр доступ к памяти возможен лишь с помощью команд Load (загрузка регистра) и Store (запись регистра в память). Поэтому такая архитектура называется также Load – Store. Компьютеры с архитектурой память—память не распространены сегодня. Компьютеры с рядом спецализированных регистров типа аккумуляторных принадлежат к архитектуре расширенного аккумулятора или со специализированными регистрами.

Во всех компьютерах, раработанных после 1980 года, используется регистровая архитектура Load – Store. Этому спосбствовали две причины:

быстрый доступ к регистрам и большая эффективность для компиляторов.

Например, выражение (А*В) — (В*С) + (А*Р) в регистровой архитектуре может вычисляться в любом порядке, а в стековой машине – только в одном, поскольку операнды спрятаны в стеке. Если переменные располагаются в регистрах. то трафик с памятью уменьшается, и скорость выполнения программы возрастает, так же как и плотность кода из—за укорченного адреса регистра.

Разработчики компиляторов предпочитают, чтобы все регистры были эквивалентны.

Архитектурой регистр—регистр обладают МП Alpha, ARM, MIPS, PowerPC, SPARC, Super-H, Trimedia TMS200. Архитектурой регистр—память МП Intel80x86, Motorola 68000, TITMS320C54x.

Обычно команды обеспечивают доступ в память к байтам,словам, двойным словам и в более мощных МП – к квадрословам (64 бита). Данные в памяти могут располагаться, начиная с младшего бита в младшем разряде (Little Endian) или со старшего бита в младшем разряде (Big Endian). Порядок байт представляет собой проблему при обмене данными между машинами с разным упорядочением бит. Как правило информация в памяти должна быть выравнена (Aligned), т. е. слово должно иметь чётный адрес, двойное слово – кратный четырём и т. д. В некоторых процессорах допускается невыравненное расположение информации, что сопровождается её чтением за большее число тактов, а аппаратная составляющая усложняется.

Режимы адресации определяют методы доступа в память за операндами и для записи результатов. В дополнение режимы адресации кроме доступа в память определяют номера регистров и константы, называемые непосредственными операндами. Последние задаются прямо в команде. Действительный адрес ячейки памяти, вычисленный в соответствии с режимом адресации, называется эффективным или исполнительным адресом. Режимы адресации, зависящие от СЧАК, называются относительными.

Режимы адресации способны значительно сократить количесво команд в программе. Они также усложняют строение компьютера и могут увеличить среднее число тактов на команду. Поэтому для архитектора важно, какие режимы адресации выбрать.

Для наглядности и простоты изложения на рис 6.1 приведем структуру простейшей одноадресной команды.

КОП РА А

Рис 6.1 Структура одноадресной команды. КОП—поле кода операции, Для многоадресных команд поля РА и А повторяются соответствующее число раз.

Чаще всего используются следующие режимы адресации:

- регистровая – в поле А указывается номер регистра, содержащего - абсолютная – в поле А указывается полный адрес операнда в памяти.Используется для доступа к неперемещаемым данным;

- страничная – в поле А указывается смещение относительно старших разрядов СЧАК, количество которых определяет число страниц, на которые делится весь объём оперативной памяти; число разрядов поля А команды – величину страницы (модуля); страничная адресация сокращает длину команды, но создаёт трудности при перемещении программ, т. к. адреса команд, выходящие за пределы фиксированной страницы нужно заменять косвенными, что усложняет загрузчики и замедляет выполнение программы;

- относительная – в поле А указывается смещение со знаком в старшем разряде, которое алгебраически суммируется с содержимым СЧАК.

Относительная адресация является развитием страничной и отличается от неё тем, что страница плавает в соответствии с изменением содержимого СЧАК. Для реализации относительной адресации требуется полноразрядный сумматор. Программы, написанные только с использованием относительной адресации, не зависят от расположения в памяти. Связь между независимо перемещаемыми программами происходит через неперемещаемую нулевую страницу памяти;

- Индексная – является расширением относительной, при которой адрес операнда получается суммированием смещения А и содержимого выделенного индексного регистра; этот способ адресации позволяет организовать доступ ко всему объёму памяти и полезен при обработке массивов; при этом доступ к его последовательным ячейкам организуется изменением в цикле содержимого индексного регистра;

- Базово – индексная – эффективный адрес получается суммированием смещения,индексного и базового регистров, что позволяет с помощью одной команды получить доступ к элементам двумерного массива или для перехода между элементами двух массивов;

- Автоинкрементная – к содержимуму регистра или указателю стека прибавляется инкремент (1, 2, 4) и полученное значение используется - Автодекрементная – сначала содержимое регистра или указателя стека используется как адррес, затем из него вычитается декремент.

Пара последних команд используется для организации стека, расширяющегося в сторону увеличения адресов.

Все перечисленные выше способы адресации являются прямыми;

вычисленный адрес является исполнительным, т. е. адресом операнда или результата.

При косвенной адресации вычисленный адрес интерпретируется как указатель адреса, т. е. как адрес адреса операнда. Косвенная адресация позволяет модифицировать адрес, не затрагивая адресную часть команды.

Создав предварительно некоторую таблицу адресов и используя эффективный адрес для входа в неё, можно обеспечить доступ к произвольно организованным структурам данных. Иногда используют многократную косвенную адресацию.

Особняком стоит непосредственная адресация, когда в поле адреса задаётся константа (слагаемое, количество сдвигов, число для сравнения и пр.). Такие команды выполняются быстрее, экономят пространство памяти и уменьшают количество обращений к ней.