«И.А. Чернышев, А. Ю. Чернышев ЭЛЕКТРОННАЯ, МИКРОПРОЦЕССОРНАЯ И ПРЕОБРАЗОВАТЕЛЬНАЯ ТЕХНИКА Лабораторный практикум Издательство Томского политехнического университета Томск 2007 14 ББК 24.7 УДК 681.3:621.3(076.5) Ч 497 ...»

ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ

Государственное образовательное учреждение высшего профессионального образования

«ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ»

_

И.А. Чернышев, А. Ю. Чернышев

ЭЛЕКТРОННАЯ, МИКРОПРОЦЕССОРНАЯ И

ПРЕОБРАЗОВАТЕЛЬНАЯ ТЕХНИКА

Лабораторный практикум Издательство Томского политехнического университета Томск 2007 14 ББК 24.7 УДК 681.3:621.3(076.5) Ч 497 Чернышев И.А., Чернышев А.Ю.

Ч 497 Электронная, микропроцессорная и преобразовательная техника: лабораторный практикум / И.А. Чернышев, А.Ю. Чернышев – Томск: Изд-во Томского политехнического университета, 2007. – 120 с.

Методические указания содержат описание и порядок выполнения работ на лабораторных стендах и на персональных компьютерах с использованием прикладной программы Eleсtronics Workbench 5.12.

Работа подготовлена на кафедре электропривода и электрооборудования ТПУ и предназначена для студентов направления 140600 «Электромеханика, электротехника и электротехнологии», 140200 «Электроэнергетика» и специальности 140604 «Электропривод и автоматика промышленных установок и технологических комплексов».

УДК 681.3:621.3(076.5) Рекомендовано к печати Редакционно-издательским советом Томского политехнического университета Рецензенты Доктор технических наук, профессор ТУСУР Бейнарович В.А.

кандидат технических наук, доцент Северского государственного технологического института, Терехин В.Б.

© Томский политехнический университет, © Оформление. Издательство Томского политехнического университета, Лабораторная работа №

ОСЦИЛЛОГРАФИРОВАНИЕ В ЭЛЕКТРОННЫХ СХЕМАХ

Цель работы: изучение принципа действия электронного осциллографа, получение практических навыков работы со светолучевым осциллографом.

1. Общие положения Светолучевые осциллографы типов С1-48 и С1-114 предназначены для исследования формы электрических сигналов путем визуального наблюдения и измерения их амплитудных и временных параметров в диапазоне частот от 0 до 1 МГц. Они применяются при исследовании и разработке различных электронных устройств и приборов, при проверке в процессе эксплуатации их технических характеристик.

Приступая к работе с осциллографом, необходимо тщательно изучить все разделы настоящего описания. При эксплуатации осциллографа следует учитывать наличие внутри него высоких напряжений, опасных для жизни, поэтому категорически запрещается работа прибора со снятыми защитными крышками и без заземления корпуса. Корпус осциллографа необходимо заземлить путем соединения клеммы с шиной защитного заземления. В случае использования прибора совместно с другими приборами или включение его в состав установок, необходимо для выравнивания потенциалов корпусов соединить между собой клеммы всех приборов.

2. Принцип действия осциллографа и его составные части В состав структурной схемы осциллографа (рис.1.1) входят следующие функционально законченные узлы:

– усилитель вертикального отклонения Y;

– схема синхронизации и развертки;

– усилитель горизонтального отклонения луча X;

– высоковольтный преобразователь;

– блок питания;

– электронно-лучевая трубка (ЭЛТ).

Исследуемый сигнал подается на гнездо ВХОД. Усилитель вертикального отклонения усиливает сигнал до нужного значения. Запуск и синхронизация развертки может осуществляться как с помощью исследуемого сигнала, усиленного усилителем вертикального отклонения при внутренней синхронизации, так и с помощью внешнего сигнала, подаваемого на гнездо X при внешней синхронизации. При этом схема синхронизации вырабатывает импульсы постоянного значения независимо от амплитуды и формы исследуемого сигнала. Импульсы синхронизации обеспечивают устойчивый запуск блока развертки, который вырабатывает пилообразное напряжение. Это напряжение усиливается усилителем горизонтального отклонения до необходимого значения и поступает на отклоняющие пластины ЭЛТ.

ВХОД Усилитель ) вертикального ЭЛТ отклонения Рис.1.1. Структурная схема осциллографа Высоковольтный преобразователь обеспечивает питающими высоковольтными напряжениями ЭЛТ.

3. Расположение органов управления и их назначение Органы управления и присоединения, расположенные на лицевой панели, предназначены:

– ручка – для регулировки освещения шкалы;

– ручка – для регулировки яркости луча;

– ручка – для фокусировки луча;

– ручки – для грубого и плавного перемещения луча по горизонтали;

– ручка – для перемещения луча по вертикали;

– ручка стаб. вч – для стабилизации развертки;

– ручка уровень – для установления уровня стабилизации развертки;

– кнопка поиск луча – для поиска луча ЭЛТ;

– тумблер СЕТЬ – для включения и отключения осциллографа;

– гнездо ( – для выхода калибратора;

– – внешний зажим осциллографа для соединения с корпусом исследуемого прибора;

– выведенный под шлиц потенциометр баланс – для балансировки усилителя Y;

– выведенный под шлиц потенциометр – для калибровки усилителя вертикального отклонения;

– выведенный под шлиц потенциометр – для калибровки усилителя горизонтального отклонения;

– переключатель ~ ; ; – для переключения открытого, заземленного или закрытого входа усилителя;

– кнопки коэф. отклонения – для переключения коэффициентов отклонения в ручном и автоматическом режиме;

– ручка коэф. отклонения – для плавной регулировки чувствительности усилителя;

– кнопки ~ ; ВЧ; НЧ; – для переключения открытого, или закрытого входа усилителя вертикального отклонения по высоким и низким частотам или во всем диапазоне частот;

– гнездо )1М30рF – вход осциллографа;

– кнопки +, - – для переключения полярности синхронизации;

– кнопки внутр; сеть; внеш 1:1, 1:10 – для установки внутренней или внешней синхронизации без делителя или с ослаблением 1:10 и от сети;

– кнопки ; x0,1 – для переключения длительности развертки;

– ручка развертка – для плавной регулировки длительности развертки;

4. Приведение осциллографа в рабочее положение Установите перед включением осциллографа органы управления в следующие положения:

– ручку – в крайнее правое;

– ручку – в среднее;

– ручки коэф. отклонения, развертка – в крайнее правое;

– переключатель внутр, сеть, внеш 1:10, 1:1 – в положение Остальные ручки могут находиться в произвольном положении.

Для включения осциллографа необходимо переключатель сеть перевести в верхнее положение. При этом должна загореться сигнальная лампа. Осциллограф подготовлен к работе, но его необходимо откалибровать.

5. Калибровка коэффициента отклонения Для калибровки необходимо использовать стабильный по частоте и амплитуде электрический сигнал. Осциллограф имеет встроенный генератор, который используется для собственной калибровки. Сигнал генератора имеет амплитуду 0,06В и частоту 1кГц.

Сигнал генератора с гнезда ( необходимо подать на вход осциллографа )1М30рF специальным кабелем, синхронизировать и произвести калибровку осциллографа.

Переключатель ~ ; ; в положении ~ или.

Произведите калибровку коэффициента отклонения и длительности развертки при крайних правых положениях ручек коэффициента отклонения и развертки.

Произведите калибровку коэффициента отклонения при k дел 100 mV Cm и отжатой кнопке калибратора в положении 0,06В.

Потенциометром установить размер изображения 30мм.

Произведите калибровку длительности развертки при k p 500 s/Cm и отжатой кнопке калибратора в положении 1кHz. Потенциометром установить один период размером 20мм.

На экране ЭЛТ нанесена внутренняя шкала, используемая для измерений по вертикали и горизонтали. Шкала разделена на 8 делений по вертикали и 10 делений по горизонтали. На основных линиях шкалы каждое деление разделено на 5 равных частей.

6. Подготовка к проведению измерений 6.1 Подключение исследуемого сигнала.

Соедините кабель с гнездом )1М30рF осциллографа. При подключении кабеля входное сопротивление осциллографа равно 1Мом с параллельной емкостью, значение которой зависит от типа используемого кабеля. При необходимости увеличения входного сопротивления осциллографа (например, для исследования сигналов до 400 В) пользуйтесь кабелем с делителем, который входит в комплект запасных частей осциллографа. Концы кабеля не равнозначны. Один проводник является информационным, другой (общий) – соединен с корпусом осциллографа. Информационный конец проводника подключают к контрольным точкам исследуемой схемы, общий – к общему проводу источника питания схемы. На практике имеется простой способ, позволяющий различить входные концы проводников, не имеющих маркировку. Для этого необходимо взяться за один конец одного проводника рукой: если на экране осциллографа луч высветит горизонтальную прямую – это общий вывод, соединенный с корпусом осциллографа, если кривую линию – в руке информационный вывод.

Установите переключателем ~ ; ВЧ; НЧ; необходимый вид связи осциллографа с источником исследуемого сигнала. В положении связь с источником сигнала осуществляется по постоянному току. Если постоянная составляющая исследуемого сигнала значительно больше переменной, то целесообразно выбирать связь по переменной составляющей. В этом случае конденсатор во входной цепи усилителя вертикального отклонения пропускает только переменную составляющую, исключая отклонение луча постоянной составляющей исследуемого сигнала. В положениях ВЧ; НЧ связь с источником сигнала осуществляется по высоким частотам или по низким частотам соответственно.

При исследовании низкочастотных сигналов следует помнить, что в режиме нижний предел полосы пропускания составляет несколько герц.

6.2 Выбор источника синхронизации развертки.

Выберите источник синхронизации переключателем вида синхронизации: внутр.; сеть; внеш. 1:10; 1:1.

В положении переключателя внутр. сигналом синхронизации является усиленный исследуемый сигнал. Такая синхронизация используется при исследовании периодических сигналов любой полярности или сигналов переменного тока любой частоты.

В положении внеш. 1:10, 1:1 синхронизация осуществляется внешним (другим) сигналом, подаваемым дополнительным входным кабелем на гнездо )X. Для наблюдения исследуемого сигнала на экране ЭЛТ необходимо, чтобы он следовал по времени за сигналом синхронизации. Внешний сигнал для синхронизации используется для наблюдения положения по времени исследуемого сигнала относительно сигнала синхронизации или в том случае, если внутренний синхронизирующий сигнал слишком мал или содержит составляющие, нежелательные для синхронизации. В положении внеш. 1:10 внешний синхронизирующий сигнал ослабляется в 10 раз. В положении переключателя сеть синхронизация осуществляется периодическим сигналом частотой 50Гц Кнопки +; - дают возможность выбирать полярность сигнала, запускающего развертку в ручном или автоматическом режиме.

Переключатель ~ ; ; в положении ~ обеспечивает устойчивую синхронизацию низкочастотными сигналами, а также сигналами с малой частотой повторения. В положении постоянная составляющая запускающего сигнала не поступает на вход схемы синхронизации.

В положении вход осциллографа соединяется с общим проводом (концом) кабеля и отключается от информационного конца входного кабеля.

Ручкой уровень выбирается точка синхронизации на исследуемом сигнале.

6.3. Коэффициенты отклонения и длительности развертки.

Коэффициент отклонения устанавливается кнопками. Длительность развертки устанавливается кнопками ; x0,1. Значение длительности развертки калиброваны, когда ручка развертка находится в крайнем правом положении.

6.4. Режим работы развертки.

Для наблюдения исследуемого сигнала и измерения его основных параметров осциллограф может обеспечить только автоколебательный режим работы.

Установите переключатель внутр.; сеть; внеш. 1:10, 1:1 в положение внутр.

Поставьте нужный коэффициент отклонения длительности развертки кнопками ; x0,1 и вращением ручки уровень добейтесь устойчивого изображения сигнала.

Устойчивая развертка в автоколебательном режиме осуществляется для исследуемых сигналов с нижней границей по частоте до Гц. Для наблюдения сигналов с меньшей частотой необходим ждущий режим работы развертки.

6.5. Синхронизация от внешнего сигнала Установите переключатель вида синхронизации в положение внеш. 1:10 или 1:1 в зависимости от амплитуды синхронизирующего внешнего сигнала. Подайте синхронизирующий сигнал на гнездо )X.

Получите, вращая ручку уровень, устойчивое изображение сигнала.

6.6. Развертка от внешнего сигнала.

Этот режим работы применяется в тех случаях, когда для горизонтального отклонения луча необходимо не пилообразное напряжение, а сигнал другой формы, например, гармонический. Подайте сигнал на гнездо )X. Переключателем внеш. 1:10; 1:1, а также ручками получите удобный для наблюдения размер изображения по горизонтали.

7.1. Измерение временных интервалов.

Для обеспечения максимальной точности измерения рекомендуется соблюдать следующие условия:

– размеры по горизонтали изображений измеряемого и калибровочного сигналов (или нескольких их периодов) должны быть по возможности одинаковыми, что исключает погрешность за счет нелинейности по горизонтали, т.к. в этом случае нелинейность одинакова для измеряемого и калибровочных сигналов;

– измеряемый участок сигнала должен занимать возможно большую часть рабочего поля экрана, чтобы уменьшить погрешность отсчета при измерении;

– для уменьшения погрешности измерения за счет толщины линии луча измерение и калибровку следует производить по правым или левым краям изображения;

– измерение и калибровку производить по центральной линии шкалы с делениями.

Установите кнопками ; x0,1 такую длительность развертки, при которой измеряемый интервал занимал бы на экране не менее 20мм шкалы.

Определите измеряемый временной интервал как произведение длины измеряемого изображения сигнала на экране по горизонтали в делениях lt на значение коэффициента развертки по горизонтали k p, т.е.

7.2. Измерение частоты Частоту сигнала определите по формуле где Т – период сигнала, с.

7.3. Измерение амплитуды исследуемых сигналов Для обеспечения максимальной точности измерения рекомендуется соблюдать следующие условия при измерении:

– измеряемый участок сигнала должен занимать возможно большую часть рабочего поля экрана ЭЛТ, чтобы уменьшить погрешность отсчета при измерении;

– производите измерение с учетом толщины луча.

Установите кнопками размер изображения в рабочей части экрана не менее (10 – 20)мм. Совместите при помощи ручек и изображение сигнала с линиями шкалы и отсчитайте значение изображения по вертикали в делениях шкалы. При этом значение исследуемого сигнала в вольтах равно:

где А – измеренное значение сигнала в делениях шкалы, см;

k дел – коэффициент отклонения в вольтах на деление;

При окончании работы выключите осциллограф с помощью тумблера СЕТЬ.

8.1. Ознакомиться с принципом действия осциллографа, расположением органов управления, их назначением.

8.2. Привести осциллограф в рабочее состояние.

8.3. Произвести калибровку коэффициента отклонения и длительности развертки.

8.4. Подключить осциллограф к генератору лабораторного стенда.

8.5. Выбрать источник синхронизации.

8.6. Установить требуемые коэффициенты отклонения и длительности развертки.

8.7. Выбрать режим развертки.

8.8. Произвести измерения частоты генератора лабораторного стенда для двух крайних положений потенциометра регулятора частоты.

8.9. Произвести измерение амплитуды и длительности импульсного сигнала генератора лабораторного стенда.

8.10.Снять на кальку исследуемые сигналы генератора.

8.11.Определить амплитуду переменной составляющей источников питания лабораторного стенда.

8.12.Выполнить другие измерения по указанию преподавателя.

9. Порядок выполнения лабораторной работы при использовании программы Electronics Workbench 5. 9.1. Ознакомиться с элементной базой и инструментальными средствами программы Electronics Workbench[1].

9.2. Соберите схему по рис.1.2, используя необходимые элементы и приборы из библиотеки. Установите курсор мыши на элемент или прибор и, нажав левую кнопку мыши, перемещая ее, установите их на требуемое место наборного поля. Отпустите кнопку.

Соединения между элементами и приборами выполните в следующей последовательности:

– установите курсор на вывод одного из элементов;

– нажмите левую кнопку мыши (соединение с выводом элемента покажет появившаяся стрелка вместо ладони и черная точка в месте соединения);

– не отпуская левую кнопку, протяните провод мышью до клеммы другого элемента, после чего отпустите кнопку. Проводник соединит элементы, изогнувшись под прямым углом. Проводник можно сделать цветным, установив на него курсор и дважды быстро щелкнув левой кнопкой мыши. Затем установите курсор на выбранную цветную клавишу появившегося меню и нажмите левую кнопку мыши. Измените цвет проводника соединяющего осциллограф и конденсатор на красный.

Для раскрытия лицевой панели генератора поместите на него курсор и дважды щелкните левой кнопкой мыши. Выберите сигнал генератора синусоидальной формы, щелкнув левой кнопкой мыши по соответствующему окну. Установите значения амплитуды выходного напряжения генератора 10V и частоты 1kHz набором численных значений параметров в числовом поле или щелчком левой кнопки мыши по соответствующим стрелкам слева от значений параметров. Для получения симметричного сигнала генератора установите параметр (DUTY CYCLE) – 50(%), смещение (OFFSET) – 0.

Раскройте лицевую панель осциллографа. Выберите режим измерения по переменному току активизировав окно АС, поместив на него курсор и щелкнув левой кнопкой мыши. Установите длительность развертки 0,2 ms/div. Установите масштаб по каналу А 5V/Div и по каналу B 1V/div. Включите питание схемы, щелкнув левой кнопкой мыши по тумблеру питания.

Произведите с помощью осциллографа измерения амплитуды и периода переменных напряжений. (Вы должны получить следующие результаты: сигнал красного цвета U m 1,6В, T = 1ms; сигнал черного цвета U m 10В, T =1ms). Определите частоту напряжений исследуемых сигналов. Сравните полученные результаты измерения с установленными на панели генератора.

Увеличьте масштаб осциллограммы на экране монитора щелчком по кнопке ZOOM. На увеличенном экране выставьте оси 1 и 2 на амплитудные значения осциллограмм напряжений. Численные значения напряжений по каналам измерения (VA1, VB1, VA2, VB2), времени от начала развертки (Т1, Т2) и разницы между значениями сигналов в моменты времени Т1 и Т2 можно прочитать в трех окнах под экраном осциллографа. Уточните проведенные ранее измерения амплитуды и периода переменных напряжений.

Уменьшите масштаб осциллограмм щелчком по кнопке REDUCE.

9.3 Измените численные значения сопротивления, емкости и частоты генератора в соответствии с индивидуальным заданием (табл. 1.1) 10.1. Цель работы.

10.2. Структурная схема осциллографа и описание принципа его действия.

10.3. Описание методики калибровки.

10.4. Описание процессов измерения по указанию преподавателя.

Значение опытных и расчетных данных. Графики исследуемых сигналов.

10.5. Выводы о проделанной работе.

1. Программа конструирования и моделирования работы электронных схем Electronics Workbench 4.1./Мальцева О.П., Кояин Н.В., Чернышев А.Ю./ Методические указания по применению для студентов направления 55.13.00 и специальности 18.04.00 Центра дистанционного образования - Томск, Изд. ТПУ, 1998. – 47с.

ИССЛЕДОВАНИЕ ЛОГИЧЕСКИХ СХЕМ

Цель работы: получить практические навыки при работе с логическими элементами микросхем транзисторно – транзисторной логики, а также навыки проектирования комбинационных логических схем.

В схемах управления установками и приборами на основе цифровых интегральных микросхем выполняются логические и функциональные устройства, формирующие программу работы установки, устройства защиты, индикации, тестирования и другие важные узлы, повышающие работоспособность системы.

Поэтому знание основ схемотехники и получение практических навыков работы с цифровыми интегральными микросхемами разной степени интеграции являются жизненно необходимыми для специалистов в области автоматизации и приборостроения.

2. Основные логические функции и схемы Сложные цифровые схемы строятся путем многократного повторения базовых логических схем. Инструментом такого построения служит булева алгебра, которая применительно к цифровой технике называется алгеброй логики. В отличии от переменной в обычной алгебре логическая переменная имеет только два значения, которые называются логическим нулем и логической единицей. Логический нуль и логическая единица обозначаются соответственно 0 и 1. В алгебре логики 0 и не числа, а логические переменные.

В алгебре логики существуют три основных операции между логическими переменными: логическое умножение (коньюнкция), логическое сложение (дизьюнкция) и логическое отрицание (инверсия). По аналогии с алгеброй чисел в алгебре логики используют следующие обозначения операции:

Логическое умножение Логическое сложение Логическое отрицание В табл. 2.1 приведены основные законы и правила преобразования логических уравнений:

1. Коммутативный закон 2. Ассоциативный 3. Дистрибутивный 4. Правило склеивания 5. Правило

X X X XX X

повторения 6. Правило отрицания 7. Правило двойной инверсии 8. Теорема де Моргана 9. Операции с 0 и Многие из этих правил используются и в алгебре чисел. Однако правила склеивания и повторения для чисел несправедливы, а понятие "инверсия" для чисел не вводится. Сравнивая правила преобразования логических уравнений для логического умножения и сложения, следует обратить внимание на содержащуюся в них двойственность: если в любом из тождеств поменять местами логическое умножение со сложением и 0 с 1, то тождество сохранится.

Так как логические переменные принимают только два значения (0 и 1), число возможных вариантов их логического умножения или сложения также конечно. Найдем возможные результаты логического умножения и сложения функции двух переменных X 1 и X 2, используя правила табл.2.1. Результаты сведем в табл. 2.2 и 2.3.

Из табл.2.2 следует, что Y только тогда равен 1, когда и X 1, и X равны 1. На этом основании операция логического умножения называется функцией И (&).

При логическом сложении двух переменных Y равен 1 только тогда, когда или X 1, или X 2 равны 1. Поэтому операцию логического сложения называют функцией ИЛИ (1).

Несколько реже на практике применяются схемы, реализующие логическую функцию ИСКЛЮЧАЮЩЕЕ ИЛИ. Булево выражение для логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ: Y X 1 X 2. Символ (псевдоплюс) означает, что входы X 1 и X 2 связаны логической функцией ИСКЛЮЧАЮЩЕЕ ИЛИ. Значение функции ИСКЛЮЧАЮЩЕЕ ИЛИ для двух переменных сведены в табл. 2.4.

Таблица истинности для логической функции

ИСКЛЮЧАЮЩЕЕ ИЛИ Y X 1 X

Из табл. 2.4 следует, что Y только тогда равен 1, когда X 1 и X 2 не равны между собой. Поэтому функцию ИСКЛЮЧАЮЩЕЕ ИЛИ называют также функцией НЕРАВНОЗНАЧНОСТЬ.

Так как логические переменные принимают только два фиксированных значения, то математический аппарат алгебры логики используется для анализа и синтеза электрических схем, которые могут находится в двух легко различаемых рабочих состояниях. Таким элементом электрической схемы является ключ, изображенный на рис.2.1.

Примем, что состояние разомкнутого ключа соответствует логическому нулю, а замкнутого – логической единице. Таким образом, ключ реализует переменную U ип, если он замкнут, и переменную U ип, если он разомкнут.

Рис. 2.1. Представление логической переменной в виде ключа Два ключа, соединенных последовательно, как показано на рис.

2.2, реализуют функцию И.

Очевидно, что рассматриваемая цепь будет замкнута только тогда, когда ключи X 1 и X 2 замкнуты, т.е. если и X 1 1, и X 2 1. А выходная переменная будет определяться по выражению Функция ИЛИ может быть получена, если ключи включить параллельно.

При реализации сложных релейно-контакторных схем управления установками и функциональных узлов различного назначения алгебра логики применяется для минимизации схем.

Другой возможностью представления логических переменных является электрическое напряжение, имеющее два различных уровня: высокий (Н – уровень) и низкий (L – уровень). Этим уровням можно поставить в соответствие состояния 1 и 0. Эта система обозначений (высокий – 1, низкий – 0) называется позитивной логикой. Возможна также и обратная система обозначений: высокий – 0, низкий – 1, которая называется негативной логикой.

Сложные электронные схемы могут быть реализованы с помощью простых электронных схем. Эти схемы имеют один или несколько входов и один выход. Такие схемы называют логическими элементами.

Наряду с основными логическими элементами, реализующими функции И, ИЛИ, НЕ на практике большое распространение получили комбинационные элементы ИЛИ – НЕ и И – НЕ, которые образуются путем инверсии результатов, получаемых при выполнении функций ИЛИ и И соответственно.

Электронные схемы, реализующие функции ИЛИ – НЕ и И – НЕ являются базовыми для построения как основных, так и более сложных логических структур.

Для реализации одной и той же логической функции существует большое число электронных схем. Если они выполняют одну и ту же функцию, то обозначаются одинаково. Эти обозначения в соответствии с ГОСТ 2.702-75* представлены на рис. 2.3 – рис. 2.8.

Рис.2.3. Схема И Рис.2.4. Схема Рис.2.5. Схема ИЛИ

ИСКЛЮЧАЮЩЕЕ ИЛИ

Рис.2.6. Схема НЕ Рис.2.7. Схема И-НЕ Рис.2.8. Схема ИЛИ-НЕ Элементы, приведенные выше, могут также обозначаться символически, как показано на рис. 2.9 – 2.14.

Электронные схемы, выполняющие одну и ту же логическую функцию, но собранные на различных элементах, отличаются по потребляемой мощности, напряжению питания, значениям высокого и низкого уровней выходного напряжения, времени задержки распространения сигнала и нагрузочной способности.

Чтобы правильно выбрать тип схемы, необходимо знать их внутреннюю структуру.

ИСКЛЮЧАЮЩЕЕ

Рис. 2.12. Символ Рис. 2.13. Символ логического логического элемента 3. Комплементарные МОП-структуры Комплементарные МОП-структуры представляют собой в настоящее время наиболее распространенное семейство логических элементов.

Работу логического элемента на МОП-структуре рассмотрим на примере инвертора, схема которого приведена на рис.2.15.

Инвертор содержит два комплементарных (дополняющих) транзистора VT1, VT2 и диода VD1, защищающего схему от отрицательных входных сигналов. Схема работает следующим образом. Если на входе инвертора действует напряжение логического нуля, то транзистор VT1, имеющий р – канал, полностью открыт, поскольку его затвор при этом соединен с общим проводом и поэтому на него подается напряжение отпирающей полярности относительно истока, соединенного с плюсом источника питания. Транзистор VT2, имеющий n-канал, закрыт, вследствие чего напряжение на выходе инвертора максимально и соответствует напряжению логической единицы.

Когда на вход схемы подается положительное напряжение логической единицы, то транзистор VT1 закрывается, а транзистор VT полностью открывается, вследствие чего напряжение на выходе становится нулевым, то есть его логический уровень низкий.

Возможные состояния работы микросхемы сведены в табл. 2.5.

Особенностью КМОП микросхем является то, что если вход схемы не подключен к источнику входного сигнала, то это соответствует тому, что на вход подается логическая единица.

4. Транзисторно-транзисторная логика Интегральные микросхемы транзисторно-транзисторной логики (ТТЛ ) получили широкое распространение благодаря сравнительно высокому быстродействию и надежности, технологичности изготовления, функциональной полноте серии ТТЛ – элементов.

Основной элемент ТТЛ представлен на рис.2.16. Вход интегральной схемы (ИС) представляет собой многоэммитерный транзистор VT1.

Отдельно такие транзисторы не выпускаются, а используются только в интегральных схемах.

Если на входы 1 и 2 ИС подан высокий уровень напряжения U вх (рис.2.17), то ток, проходящий через резистор R1 по открытому в прямом направлении переходу база-коллектор транзистора VT1, течет и через базу транзистора VT2, открывая его. Ток эмиттера транзистора VT открывает по базовым цепям транзисторы VT3 и VT5.

При этом базовый ток транзистора VT5 поддерживается на таком уровне, что транзистор остается в открытом состоянии даже при больших значениях выходного тока (10mA – 15mA). Выходное напряжение ИС в этом режиме работы составляет 0,1 – 0,4 В.

Рис.2.16. Принципиальная схема основного элемента интегральной схемы транзисторно - транзисторной логики Если хотя бы на один вход многоэмиттерного транзистора VT подан низкий уровень напряжения U вх (рис. 2.18), то соответствующий переход база – эмиттер открывается и отбирает базовый ток транзистора VT2, который при этом закрывается. Это приводит к выключению транзисторов VT3 и VT5. Тогда открывается транзистор VT4, ток базы которого протекает через резистор R3. Открытый транзистор VT4 подключает к выходу схемы источник питания. Выходной потенциал микросхемы в этом случае высокий и для серии 155, например, не менее 2,4В.

Транзистор VT4 с нагрузкой Rн образует эмиттерный повторитель, благодаря чему выход ИС является низкоомным и обладает высокой нагрузочной способностью.

Сведем возможные состояния ИС рис.2.16. в табл. 2.6.

Анализ состояний базового элемента ИС ТТЛ показывает, что он выполняет логическую функцию И – НЕ позитивной логики.

Рис.2.18. Принципиальная схема основного элемента интегральной схемы транзисторно - транзисторной Большим недостатком схемы ТТЛ является то, что в момент ее переключения на короткое время открываются оба транзистора и VT4, и VT5 (рис. 2.16.). В этом случае потребление тока микросхемой ограничивается только защитным резистором R5. Импульс тока момента переключения вызывает высокочастотные помехи на шине питания. Поэтому правила эксплуатации рекомендуют микросхему шунтировать по цепи питания высокочастотным керамическим конденсатором развязки с емкостью 0,1мкФ и более.

Передаточная характеристика ИС ТТЛ приведена на рис.2.19. Как следует из рисунка, низкий уровень выходного напряжения ИС не равен нулю, а высокий – меньше напряжения питания микросхемы (5В). ИС обладает усилительными свойствами с коэффициентом передачи около 10.

Рис.2.19. Передаточные характеристики схемы ТТЛ Входной и выходной импульсы простейшего логического элемента И – НЕ (НЕ) интегральной схемы ТТЛ показаны во времени на рис.2.20. Как следует из рисунка, выходной импульс U вых несколько задержан относительно входного U вых. Для элементов ТТЛ времена задержки распространения при включении t1.0 и при выключении t зд.р определяются глубиной насыщения, в которое попадают при переключении импульсные транзисторы и емкостью входной и выходной цепей соединительных проводников микросхемы. Так влияние входной емкости определяется следующим образом: входной сигнал уже окончился, но выходной еще не нарастает (рис.2.20), поскольку необходимо время для стекания избыточного заряда во входной цепи. Собственные времена задержек логических элементов ИС серии 155 составляют: t1.0 < 15нс, t зд.р < 22нс и приводятся в паспортах данных микросхем.

Рис. 2.20. Входной и выходной импульс схемы ТТЛ Промышленность выпускает интегральные схемы в пластмассовых, керамических или метало-керамическких корпусах. Один из вариантов корпуса ИС приведен на рис. 2.21. С одной из сторон корпуса микросхемы нанесен ключ, от которого против хода часовой стрелки отсчитываются номера выводов.

Рис. 2.21. Вариант исполнения корпуса интегральной схемы Произвести синтез цифрового автомата. Составить принципиальную схему цифрового автомата, соответствующего таблице истинности. Упростить схему цифрового автомата в соответствии с правилами преобразования логических схем. Составить цифровой автомат на элементах ТТЛ или КМОП логики. Привести диаграммы выходных и входных сигналов логической схемы. Исследовать упрощенную схему цифрового автомата в программной среде Electronics Workbench. Варианты заданий приведены в Приложении 1.

Составим таблицу истинности работы цифрового автомата (табл.

2.7).

Для нахождения аналитического выражения логической функции, которая соответствовала бы этой таблице, рекомендуется следующий порядок действий:

1. В таблице выделяют строки, в которых выходная переменная Yвых имеет значение 1.

2. Для каждой строки таблицы составляют конъюнкцию - логическое умножение всех выходных переменных, причем записывают сомножитель X i, если рассматриваемая переменная равна 1, в противном случае записывают X i. Таким образом, составляется столько уравнений, сколько имеется строк с Yвых 1.

3. Записывая логическую сумму всех найденных произведений, получают искомую функцию в дизъюнктивной форме.

В соответствии с табл. 2.7 в строках 4, 6, 8 функция Yвых 1. Логическое умножение для каждой из строк дает следующие зависимости:

Искомая функция записывается в виде логической суммы:

Логическая схема, которая соответствует этой функции, приведена на рис. 2.22.

Схема содержит 6 логических элементов. Упростить схему можно, предварительно преобразовав выражение для Y в соответствии с правилами алгебры логики. Основные правила алгебры логики приведены в табл. 2.1.

В соответствии с дистрибутивным законом для логического умножения:

Дальнейшее упрощение возможно с учетом правила отрицания:

Применив дистрибутивный закон для логического сложения, получим:

Еще раз, применив правило отрицания, будем иметь:

Логическая схема, построенная по последнему выражению, приведена на рис. 2.23. Схема содержит всего 2 элемента и реализует функцию 2ИЛИ – 2И.

Если в таблице истинности в столбце выходной переменной стоит больше единиц, чем нулей, то с целью упрощения преобразований вместо Y рассматривают инвертированную переменную Y. Для этой переменной единиц меньше, ем нулей. Для переменной Y вычисляют логическую функцию, в которую входит уже меньшее число произведений, после чего ее упрощают. Найденную таким образом функцию инвертируют, получая при этом искомое логическое выражение для Y. Для этого заменяют операцию (+) на (*) и наоборот, а все переменные (каждые в отдельности) инвертируют.

По принципиальной схеме рис.2.23 с помощью программы Electronics Workbench была построена модель цифрового автомата(рис.2.24, а) и проведена проверка его работы. Анализ диаграмм (рис.2.24, в) показал, что выходной сигнал принимает значение высокого уровня 1 при входных значениях:

X 1 0, X 2 1, X 3 1. Таким образом можно сделать вывод, что схема рис.2.23 является упрощенным вариантом схемы рис.2.22 и работает в соответствии с табл. 2.7. В третьем такте выходного сигнала появился кратковременный сигнал высокого логического уровня. Это является существенным недостатком схемы не позволяющим использовать ее на практике.

6. Построение логических схем на микросхемах ТТЛ Выпускаемые промышленностью микросхемы, выполняющие логические функции, различаются по числу элементов в корпусе и по числу входов каждого из них. Промышленность выпускает одновходовые (шесть элементов в корпусе), двухвходовые (четыре элемента в корпусе), трехвходовые (три элемента в корпусе), четырехвходовые (два элемента в корпусе) и восьмивходовые (один элемент в корпусе) интегральные схемы ТТЛ. Не всегда все входы элемента микросхемы удается использовать при построении логических схем. В этом случае неиспользуемые входы можно включать следующим способом:

оставлять свободными, если это не влияет на выполнение основной логической функции. Однако при этом снижается помехоустойчивость функционирования, но это самый простой метод с точки зрения монтажа;

подсоединять к шинам питания (+5В) или (Общ.), обеспечив выполнение основной логической функции. Если на шине питания (+5В) действует импульсные помехи, то для увеличения помехоустойчивости, неиспользованные входы подсоединяются через резисторы ( кОм - 5 кОм);

замыкать с используемыми. В этом случае динамические параметры элемента ИС не ухудшаются, но предыдущая ИС нагружается сильнее и возрастает потребляемый ток.

Рис. 2.24. Электронное моделирование логической схемы 2И-ИЛИ:

б) логический анализатор входных и выходных сигналов Логическую функцию Y = X 3 X 1 X 2 практически можно реализовать только на тех функциональных элементах, которые входят в состав используемой серии. Отметим, что среди простых комбинационных микросхем ТТЛ преобладают приборы с логикой НЕ, И-НЕ, kИmИЛИ-НЕ, где k и m – число входов схемы И и ИЛИ одного функционального элемента. Количество микросхем, выполняющих логические операции И, ИЛИ без инверсии существенно меньше.

При построении логических схем на серийных микросхемах следует стремиться к тому, чтобы наиболее полно использовать элементы, входящие в микросхему. Так, необоснованное увеличение числа корпусов микросхемы приводит к возрастанию потребляемой мощности (тока) и стоимости устройства.

Состав микросхем, используемых при выполнении лабораторной работы и их цоколевка, приведены в Приложении 1.

Если логическую схему (рис. 2.23), выполняющую логическую функцию Y = X 3 X 1 X 2, использовать как принципиальную, то для ее реализации потребуется две микросхемы типов К555ЛЛ1 и К555ЛИ1.

Причем в обоих микросхемах по 3 элемента не используются.

Следовательно, для наиболее оптимальной практической реализации, полученная логическая функция требует дальнейших преобразований:

Полученную функцию можно выполнить на микросхеме типа К555ЛР11, либо на зарубежном аналоге 74LS51 (рис. 2.25).

Элемент DD1.1 реализует логическую функцию 2И-2ИЛИ-НЕ и позволяет на выходе получить инверсное значение искомой функции Элемент DD1.2 – инвертор, собранный на втором элементе 3ИИЛИ-НЕ микросхемы К555ЛР11. На первом входе схемы ИЛИ, представляющем схему И на три входа (выводы 12, 13, 1), искусственно формируется логический 0 путем подключения выводов 12, 13, 1 к шине питания с нулевым (низким) уровнем напряжения. На второй вход схемы ИЛИ, представляющий также схему И на три входа (выводы 9, 10, 11) подается сигнал искомой логической функции в инверсном виде Y.

Выводы 9, 10, 11 микросхемы соединяются между собой. Элемент DD1.2 при такой коммутации входов выполняет инвертирование в соответствии с логическими преобразованиями:

Окончательная проверка цифрового автомата собранного на микросхеме 74LS51 проведена в программной среде Electronics Workbench.

Результаты моделирования представлены на рис. 2.26.

Рис. 2.26. Электронное моделирование на микросхеме 74LS51:

Анализ результатов моделирования показывает, что разработанная схема полностью соответствует заданию (табл. 2.7).

7. Порядок выполнения работы на лабораторном стенде 7.1. Ознакомиться с описанием лабораторного стенда.

7.2. Подключить к гнездам источника V1 БЛОКА ПИТАНИЯ цифровой вольтметр на пределе измерения 20В. Установить с помощью ручек грубо, плавно напряжение источника 5В.

7.3. Подключить к гнездам питания лабораторного стенда постоянное напряжение 5В от источника V1 БЛОКА ПИТАНИЯ.

7.4. Исследовать логический элемент НЕ (DD1) ТТЛ логики. Установить соответствие функционального назначения элемента состоянию сигналов на его входах и выходе. Для формирования низкого логического уровня на входе элемента необходимо подключить его вывод X к общему проводу источника питания стенда, для формирования высокого логического уровня на входе элемента DD1 необходимо вывод X оставить свободным или подключить к нему напряжение источника питания +5В. Логический уровень на выходе элемента DD1 контролировать с помощью осциллографа или цифрового вольтметра на пределе измерения 20В. Результаты исследований занести в табл. 2.8.

7.5. Измерить с помощью цифрового вольтметра на пределе измерения 20В напряжения на выходе Y логического элемента DD1, соответствующие логической единице и логическому нулю. Данные эксперимента сравнить с результатами, приведенными на рис.2.19 для соответствующей температуры.

7.6. Исследовать элементы И, ИЛИ, И – НЕ, ИЛИ – НЕ, 2И – 2ИЛИ – НЕ транзисторно-транзисторной логики (по указанию преподавателя). Установить соответствие функционального назначения элемента состоянию сигналов на его входах и выходе. Результаты исследований занести в табл.2.9.

7.7. Для указанного преподавателем варианта табл.2.10 составить, а затем собрать схему соединения двух логических элементов.

Заполнить таблицу истинности схемы и записать логическое выражение.

7.8. Для указанной преподавателем таблицы истинности (Приложение 1) составить выражение для логической функции. Используя законы алгебры логики преобразовать логическую функцию к виду, удобному для реализации на элементах лабораторного стенда. Разработать принципиальную схему логического устройства и собрать её на лабораторном стенде.

Проверить соответствие работы логического устройства заданной таблицы истинности. Данные исследований занести в табл. 2.11.

Строка 8. Порядок выполнения работы с программой 8.1. Ознакомиться с элементной базой и инструментальными средствами программы Electronics Workbench.

8.2. Исследовать работу элемента ИЛИ – НЕ резистивно-транзисторной логики. Установить соответствие логической функции схемы ИЛИ-НЕ состоянию сигналов на ее входах и выходе.

Для этого соберите схему по рис.2.15, используя необходимые элементы из библиотеки. Установите курсор мыши на необходимый элемент схемы и, нажав левую кнопку, перемещая мышь, установите элемент на требуемое место экрана. Отпустите кнопку.

Соединения между элементами выполнить в следующей последовательности:

- нажать левую кнопку мыши;

- установить курсор на вывод одного из элементов (соединение с выводом элемента курсора покажет появившаяся стрелка вместо ладони и черная точка в месте соединения);

- не отпуская левую кнопку, протянуть провод мышью до клеммы другого элемента, после чего отпустить кнопку. Проводник соединит элементы, изгибаясь под прямым углом.

Подключите двухканальный осциллограф к входу и выходу схемы.

Подключите вход U1 к функциональному генератору, задав на нем прямоугольный сигнал амплитудой + 5В.

Подключите вход U 2 сначала к логическому нулю, а затем к логической единице. Уровень логического нуля задается заземлением соответствующего входа, уровень логической единицы - подключением его к источнику +5В.

После сборки схемы и задания всех параметров элементов схемы и испытательных приборов исследуйте соответствие работы схемы ее назначению.

Включение схемы в работу осуществляется нажатием кнопки ПУСК.

8.3. Исследовать элементы И, ИЛИ, НЕ, И – НЕ, ИЛИ – НЕ, И – ИЛИ – НЕ (по указанию преподавателя). Установить соответствие назначения схемы состоянию сигналов на ее входах и выходе.

Соберите схему для проведения испытаний, подключив к входам логического элемента генератор двоичных слов. Подключите входы логического анализатора к входам и выходу логического элемента. Раскройте лицевую панель логического анализатора (двойной щелчок левой кнопкой мыши). Раскройте лицевую панель генератора слов (рис.2.27).

Сместите лицевые панели приборов на рабочем поле так, чтобы они были полностью видны.

В генераторе слов в строке Binary заполнить адреса значениями двоичных слов в соответствии с заданием, предварительно указав редактируемый (Edit) адрес. Установить значения начального (Initial) и конечного (Final) адреса Выбрав режим работы STEP или CYCLE, проверить работу схемы, нажатием кнопок STEP или тумблера питания, соответственно.

Распечатайте данные экспериментов.

Очистите экран.

Рис. 2.27. Лицевая панель генератора слов.

8.4. Для указанной преподавателем таблицы истинности (Приложение 1) найдите логическую функцию. Поместите логический преобразователь (Logic Converter) на рабочем поле. Двойным щелчком левой кнопки мыши увеличьте его лицевую панель. Активизировав нижнее окно логического преобразователя запишите в нем найденное выражение логической функции, используя буквы английского алфавита от A до H ( логическое отрицание записывается как A’).

Щелкните левой кнопкой мыши по клавише AB 10 1 панели CONVERSIONS. На экране Logic Converter получите таблицу истинности. Проверьте соответствие заданной и полученной таблиц истинности.

CONVERSIONS. На рабочем поле получите реализацию устройства в базисе логических элементов 2И, 2ИЛИ, 2И-НЕ, НЕ.

Данные экспериментов выведите на лист бумаги с помощью принтера.

9.2. Исследуемые схемы в соответствии со стандартами.

9.3. Логические функции, их преобразования и схемная реализация.

9.4. Экспериментальный материал в виде таблиц и графиков.

9.5. Выводы о проделанной работе и полученных результатах.

Выполняя задания, проверьте, хорошо ли Вы усвоили изложенный материал.

10.1. Запишите логическое выражение для элемента И с тремя входами; для элемента ИЛИ с четырьмя входами.

10.2. Если на все входы схемы (рис. 2.3) поданы логические сигналы высокого уровня, то какого уровня сигнал появится на выходе?

А для схемы рис. 2.4, рис. 2.6, рис. 2.7?

10.3. Что означает окружность на выводе в условном графическом изображении логического элемента?

10.4. Запишите логическое выражение, описывающее действие инвертора.

10.5. Если на входе схемы (рис. 2.5) подан сигнал низкого уровня, то сигнал какого уровня установится на выходе?

10.6. Какую логическую операцию необходимо совершить над 0, чтобы получить 1?

10.7. Нарисуйте схему многоэмиттерного транзистора.

10.8. Для питания ИС ТТЛ используется источник постоянного или переменного напряжения?

10.9. На какой вывод простых комбинационных ИС серии подключается положительный вывод источника питания?

10.10. Как найти 4 вывод микросхемы 555 серии?

10.11. Что обозначают символы &,1,, =1 на условных графических обозначениях микросхемы?

10.12. Как понимаются обозначения на корпусах микросхем:

К555ЛА2, К155ЛИ1, К1533ЛН2, К531ЛР3.

10.11. Если на выводы 4 и 5 микросхемы рис. П3 подан высокий уровень напряжения, то сигнал, какого уровня снимается с выхода?

10.12. Являются ли усилительными логические элементы ТТЛ серии?

10.13. Чем объясняется запаздывание в передаче импульса элементом ИС ТТЛ – серии?

10.14. Чему равно напряжение низкого логического уровня для схем ТТЛ?

10.15. Как понимается L – уровень и H – уровень сигнала?

10.16. Чему равно напряжение высокого логического уровня для схем ТТЛ?

11.1. Бойко В.И. и др. Схемотехника электронных систем. Цифровые устройства. - СПб.: БХВ – Петербург, 2004. - 496 с 11.2. Титце У., Шенк К. Полупроводниковая схемотехника:

Справочное руководство. Пер. с нем. -М.: Мир, 1982. - 512 с., ил.

11.3. Хоровиц П., Хилл У. Искусство схемотехники. - В 3-х томах: Т.1. Пер. с англ. - 4е изд. Перераб и доп. - М.: Мир. 1993. - 413 с., ил.

11.4. Шило В. Л. Популярные цифровые микросхемы: Справочник. -М.: Металлургия, 1988. - 352 с.: ил.

Cтрока Параметры Строка Параметры Примеры микросхем логических элементов ТТЛ К555ЛН

ИСКЛЮЧАЮЩЕЕ

Соответствие наименований зарубежных и отечественных логических элементов микросхем ТТЛ 74, 74LS, 74S, K155, K555, K531 74, 74LS, 74S, K155, K555, K

NAND И - НЕ NOT НЕ

NOR ИЛИ - НЕ AND И

ИССЛЕДОВАНИЕ СУММАТОРОВ

Цель работы: изучить логические основы и особенности работы многоразрядных сумматоров, а также получить практические навыки работы с ними.

При создании цифровых автоматов и специализированных микро – ЭВМ наряду с элементарными комбинационными логическими элементами широко используются типичные комбинационные схемы – сумматоры. Как правило, они выполнены с помощью интегральной технологии и представляют собой интегральные схемы средней степени интеграции.

Сумматор предназначен для выполнения операции арифметического сложения двух двоичных чисел. При сложении двух одноразрядных двоичных чисел А и В формируются двоичные значения суммы (S) и переноса (C). Таблица истинности, описывающая работу логической схемы, реализующей операцию сложения, имеет вид Значения суммы S и переноса C в табл. 3.1 совпадают соответственно со значениями функции ИСКЛЮЧАЮЩЕЕ ИЛИ и функции И и поэтому могут быть описаны следующими выражениями:

Логическая схема, реализующая обе указанные функции, называется полусумматором (рис. 3.1).

С помощью полусумматора можно выполнить сложение лишь одноразрядных двоичных чисел. При сложении двоичных чисел, имеющих более одного разряда, полусумматор можно использовать только для одного младшего разряда, так как для старших разрядов необходимо учитывать значение переноса, поступающего из соседнего младшего разряда числа. Таким образом, в старших разрядах складываются не два, а три числа, поскольку может произойти перенос со следующего за ним младшего разряда. В общем случае для каждого разряда необходима логическая схема с тремя входами Ai, Bi, Ci и двумя выходами S i и Ci 1.

Такая схема называется полным сумматором. Ее можно реализовать, например, с помощью двух полусумматоров, как показано на рис.3.2.

Режим работы полного сумматора при сложении одного разряда двоичных чисел А и В представлен таблицей истинности 1.2, где Ci 1 – перенос, формируемый в i – м разряде и поступающий в (i+1) – й разряд.

Для сложения двух многоразрядных двоичных чисел на каждый разряд необходим один полный сумматор. Только в младшем разряде можно обойтись полусумматором. На рис.3.3 приведена схема, предназначенная для сложения двух четырехразрядных чисел А и В. В ее младшем разряде также используется полный сумматор, чтобы иметь возможность наращивать разрядность схем.

Рис. 3.3. Четырехразрядный сумматор с последовательным переносом Четырехразрядные сумматоры, как правило, имеют по четыре входа для каждого слагаемого А и В, вход переноса из предыдущего разряда, четыре выхода суммы и выход переноса в следующий разряд.

Промышленность выпускает такие сумматоры в интегральном исполнении, их представителями являются К155ИМ3, К155ИМ6, К555ИМ7 и др.

Сумматоры могут работать в двух режимах: в режиме сложения и в режиме вычитания многоразрядных двоичных чисел. В режиме сложения на вход переноса сумматора младшего разряда подается сигнал логического нуля, а слагаемые – поразрядно соответственно на входы Ai и Bi. Полученная сумма снимается с выходов S i с учетом информации на выходе переноса в следующий разряд – Ci 1.

Режим вычитания двух многоразрядных чисел сводится к операции сложения операндов Ai и Bi. Действительно, При этом следует F выбирать таким образом, чтобы операция F В (вычисление дополнения В до F), также как и вычитание F, проводилась без помощи специальных схем, реализующих вычитание. В случае i – разрядных двоичных чисел Ai и Bi это возможно при F 2 i 1. В этом случае, выражение F Bi называется поразрядным дополнением Bi. Поразрядное дополнение Bi получается путем инвертирования всех разрядов числа Bi. Справедливость этого утверждения вытекает из того, что максимальное число, которое можно записать в двоичном i – разрядном коде равно Следовательно, вычитая из этой величины любое двоичное число Bi с целью определения его дополнения Bi1, мы получим тоже двоичное число, которое составляется путем инверсии всех разрядов Bi.

Рассмотрим операцию вычитания в случае поразрядного дополнения. При F 2 i 1 из выражения (3.3) следует, что Таким образом, вычитание можно осуществить, инвертируя число Bi, прибавляя еще одну единицу и вычитая 2i. Вычитание 2i достигается весьма просто – путем инверсии разряда переноса. Для добавления 1 на свободный вход сигнала переноса младшего разряда С0 необходимо подать единицу. При этом получается схема, представленная на рис.

3.4.

Рис. 3.4. Вычисление разности двух четырехразрядных чисел Рассмотрим теперь случай, когда искомая разность S отрицательна. При этом на выходе переноса C4 появится ноль, а на выходе V единица. Она может рассматриваться как отрицательный перенос - 2i (минус два в степени i). Поясним это на примере схемы рис.3.4. Таким образом, можно записать При изменении порядка вычитания следует Введенное число Z i представляет собой точное двоичное дополнение (поразрядная инверсия) модуля разности. Знак числа укажет C4 0 или V 1. При продолжении арифметических операций такое представление является весьма удобным.

Таким образом, общие правила вычитания можно сформулировать следующим образом:

- при вычитании из большего числа меньшего на вход Ai подается число в прямом коде, а на вход Bi – в инверсном. На вход C0 поступает сигнал, соответствующий логической единице. То есть, производится суммирование кода числа Ai с дополнительным кодом числа Bi. Разность сигналов снимается с выхода S i в прямой форме, при этом на выходе C4 устанавливается значение логической единицы, а на выходе V – логического нуля.

- при вычитания из меньшего числа большего, входные сигналы на информационные входы Ai и Bi подаются также как в первом случае, но на вход C0 подается сигнал соответствующий логическому нулю. Выходной сигнал снимается с S i в инверсной форме, а на выходе C4 устанавливается значение логического нуля, на выходе V – логической единицы.

Таким образом, при вычитании многоразрядных двоичных чисел выход переноса в сумматор старшего разряда выступает как информационный выход, показывающий, какой из видов вычитания был выполнен в результате логических действий и в каком виде представлена выходная информация.

2. Задание и методика постановки исследования Исследование работы сумматоров проводится на примере микросхемы К155ИМ3, представляющей собой полный четырехразрядный двоичный сумматор ТТЛ – логики. Принципиальная схема лабораторной установки представлена на рис. 3.5.

Рис. 3.5. Принципиальная схема лабораторной установки Она содержит исследуемый сумматор К155ИМ3 и поразрядную световую индикацию состояния сумматора. Для получения необходимого логического уровня второго операнда Bi используется схема DD – ИСКЛЮЧАЮЩЕЕ ИЛИ, которая позволяет формировать прямой или дополнительный код четырехразрядного числа Bi, при подаче на второй вход элементов DD1, соответственно, низкого или высокого логического уровня. Элементы DD3.1 и DD3.2 позволяют вычислить абсолютную величину и знак разности по методу циклического переноса.

2.1. Установите по вольтметру на пределе измерения 20В с помощью ручек настройки ГРУБО и ПЛАВНО источника питания V1 постоянное напряжение 5В и подключите его, соблюдая полярность, к соответствующим гнездам лабораторного стенда.

2.2. Начните исследование работы сумматора с операции сложения. Для этого подключите к гнезду Х1 низкий логический уровень, соединив гнездо с общим выводом источника питания. Подключив к входам Ai и Bi необходимые логические уровни, подайте два двоичных четырехразрядных числа на информационные входы Ai и Bi сумматора. Полученное состояние входов и выходов сумматора, отраженное светодиодами, запишите в таблицу 3.3.

2.3. Повторите пункт 2.2 для других произвольно заданных чисел, так чтобы результат суммирования превышал четырехразрядное число.

2.4. Подключите к гнезду Х1 высокий логический уровень. Исследуйте работу сумматора в режиме вычитания для случаев АВ и АВ.

Результаты экспериментов занесите в таблицу 2.1.

2.5. Проанализируйте полученные данные и подтвердите их справедливость с помощью логических уравнений.

2.6. Повторите исследования работы сумматора в режиме вычитания для случаев АВ и АВ, для режима циклического переноса, при замкнутой кнопке SB1.

3. Порядок выполнения работы в программной среде 3.1. Ознакомиться с элементной базой и инструментальными средствами программы Electronics Workbench 5.12.

3.2. Исследуйте работу четырехразрядного сумматора, синтезированного на базе четырех одноразрядных сумматоров ТТЛ – серии интегральных микросхем в режимах сложения и вычитания. Для этого выберите из библиотеки Digital четыре полных сумматора. Нажав дважды левую клавишу мыши установите в карте Full – Adder Properties из библиотеки (Library) ttl – серию, модель (Model) LS. Нажмите клавишу ОК.

3.3. Соберите схему четырехразрядного сумматора и подключите к его выводам формирователь логических уровней и анализатор логических сигналов.

3.4. Задаваясь операндами А и В исследуйте режимы сложения и вычитания. Результаты экспериментов занесите в таблицу 3.3.

3.5. Данные экспериментов выведите на лист бумаги с помощью принтера. При вызове команды Print в открывшемся окне появляется список атрибутов схемы и приборов, которые могут быть распечатаны.

Выберете нужные Вам приборы, так чтобы рядом появился символ, а затем выполните команду Print.

Соответствие наименований зарубежных и отечественных микросхем сумматоров на элементах ТТЛ приведено в таблице 3.4.

74, 74LS, 74S, K155, K555, 74, 74LS, 74S, K155, K555, K 4.1. Цель работы.

4.2. Принципиальные схемы лабораторной установки в соответствии со стандартами.

4.3. Таблицы, диаграммы напряжений, комментарии и пояснения к ним.

4.4. Выводы о проделанной работе и полученных результатах.

4.5. Ответить на контрольные вопросы, указанные преподавателем.

5.1. Чем отличается полный сумматор от полусумматора 5.2. Какую функцию выполняют выходы сумматора Pi 1 и S i при сложении и вычитании многоразрядных двоичных чисел 5.3. Чем отличаются режим вычитания из большего – меньшее, от режима из меньшего – большее 5.4. Как маркируются сумматоры, и какие их типы Вы знаете 6.1. Браммер Ю. А. Цифровые устройства: учебное пособие для студентов вузов. - М.: Высшая школа, 2004. - 229 с.: ил.

6.2. Миловзоров О. В. Электроника. - М.: Высшая школа, 2004. с. : ил.

6.3. Мышляева И. М. Цифровая схемотехника: учебник. - М.:

Академия, 2005. - 400 с. : ил.

6.4. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. Пер. с нем. -М.: Мир, 1982. -512 с., ил.

6.5. Шило В. Л. Популярные цифровые микросхемы: Справочник. -М.: Металлургия, 1988. -352 с.: ил.

ИССЛЕДОВАНИЕ ДЕШИФРАТОРОВ

Цель работы: изучить особенности работы дешифраторов, а также получить практические навыки с ними.

Дешифратором называют комбинационную логическую схему, в которой каждой из комбинаций сигналов на входах соответствует сигнал только на одном из его выходов. Другими словами дешифраторы преобразуют двоичный код в напряжение логического уровня, появляющееся на том выходном проводе, десятичный номер которого соответствует двоичному коду. Остальные выходы в этом случае находятся либо в неактивном состоянии, либо в состоянии разомкнутой цепи (Zсостояние). Дешифраторы находят применение в управляющих системах для выдачи управляющих воздействий в те или иные цепи в зависимости от комбинации сигналов на входах. Дешифраторы различаются по емкости (2, 3 или 4 бита), по числу каналов (один или два), а также форматом входного кода (двоичный или двоично-десятичный).

Промышленность выпускает большой набор дешифраторов. Только в интегральном исполнении транзисторно-транзисторной логики (ТТЛ) выпускается 20 функционально отличных дешифраторов.

Простейший дешифратор, имеющий один вход и два выхода, представлен на рис. 4.1. Возможные состояния дешифратора сведены в табл. 4.1.

Н - низкий логический уровень, В - высокий логический уровень.

Работу дешифратора можно также пояснить с помощью диаграмм напряжения, приведенных на рис.4.2. Активным уровнем дешифратора, приведенного на рис.4.1, является высокий логический уровень. У других типов дешифраторов активным уровнем может быть низкий логический уровень.

Рис.4.2. Диаграммы напряжений простейшего дешифратора 2. Дешифраторы на микросхемах К155ИД Микросхема К155ИД4 (рис.4.3) содержит сдвоенный дешифратор с двумя общими входами АО, А1 дешифруемого кода.

Рис.4.3. Структурная схема дешифратора К155ИД Каждый из дешифраторов DCA и DCB имеет четыре выхода Y1 – Y4 и Y5 – Y8 соответственно и по два раздельных входа разрешения Ea, E a и Eb, Eb. То есть, дешифратор DCA имеет прямой Ea и инверсный E a входы, а дешифратор DCB - только инверсные входы дешифрации Состояния для дешифратора DCA при дешифрации кода А1, А сведены в табл. 4.2.

Х Х В Х В В В В

Н Н Н В Н В В В

Н В Н В В Н В В

В Н Н В В В Н В

В В Н В В В В Н

В Х Х Н В В В В

Х - безразличное состояние.

Активным уровнем на выходе дешифратора является низкий логический уровень. Как следует из табл.4.2, разрешение дешифрации наступает при низком логическом уровне на входе Ea и высоком на входе Разрешение дешифрации для дешифратора DCB наступает при подаче высокого логического уровня на входы 14 и 15 Eb.

Интегральная схема К155ИД4 может работать и как дешифратор трехразрядного кода на восемь выходов. Для дешифрации трехразрядного кода следует соединить Ea и Eb (адресный вход А2) и E a и Eb (вход разрешения С) (рис.4.5). Состояния дешифратора в этом режиме сведены в табл.4.3.

Как следует из табл.4.3 разрешение дешифрации происходит только при низком уровне на входе С (выводы 14 и 2). Анализ таблиц 4.2 и 4.3 показывает, что при низком логическом уровне на входе А разрешена дешифрация на верхних четырех выходах (Y1 – Y4) дешифратора, нижние четыре выхода (Y5 – Y8) в этом случае блокированы низким сигналом по входу 15 ( Eb ) и на них поддерживается высокий логический уровень.

Рис.4.5. Дешифратор трехразрядного кода на восемь выходов

Х Х Х В В В В В В В В В

Н Н Н Н Н В В В В В В В

Н Н В Н В Н В В В В В В

Н В Н Н В В Н В В В В В

Н В В Н В В В Н В В В В

В Н Н Н В В В В Н В В В

В Н В Н В В В В В Н В В

В В Н Н В В В В В В Н В

В В В Н В В В В В В В Н

При высоком логическом уровне на входе А2 блокируются четыре верхних выхода и дешифрация продолжается на нижних выходах Y – Y8. Активным сигналом дешифратора с 3 линий на 8 является низкий логический уровень.

3.1. Ознакомиться с описанием лабораторного стенда. Исследование дешифратора производится на лабораторном стенде, принципиальная схема которого приведена на рис.4.6.

3.2. Подключить к гнездам источника V1 БЛОКА ПИТАНИЯ цифровой вольтметр на пределе измерения 20В. Установить с помощью ручек «грубо», «плавно» напряжение источника 5В.

3.3. Подключить к исследуемому стенду постоянное напряжение 5В от источника V1 БЛОКА ПИТАНИЯ.

3.4. Исследуйте работу дешифраторов, выполненных на микросхеме К155ИД4. Для этого, поочередно, нарисуйте схемы дешифраторов с двух линий на четыре и с трех линий на восемь, проставьте на схеме номера выводов.

Рис.4.6. Принципиальная схема лабораторной установки для 3.5. Подав на входы А0 и А1, и на входы разрешения Ea и Eb соответствующие сигналы с помощью кнопок SB1 – SB6, проверьте работу дешифратора в соответствии с табл. 4.2 и 4.3.

3.6. Изобразите временные диаграммы напряжений на входах и выходах схемы.

4. Порядок выполнения работы с программой 4.1. Ознакомьтесь с элементной базой и инструментальными средствами программы Electronics Workbench.

4.2. Изучите методические указания к лабораторной работе.

4.3. Произведите исследование дешифратора из библиотеки последовательностных элементов (по указанию преподавателя). Для этого вызовите библиотеку Digital ICs. Для работы с реальными микросхемами дешифраторов серии ТТЛ выберите из библиотеки 741xx дешифратор 74155, установив на него курсор и щелкнув левой кнопкой мыши.

Нажмите кнопку Accept. Соответствие наименований зарубежных и отечественных микросхем дешифраторов приведено в табл. 4.4.

Вызовите из библиотеки элементов Sources источник постоянного напряжения. Дважды щелкнув по нему левой кнопкой мыши, установите напряжение 5V. Заземлите источник питания. Подключите вывод (VCC) микросхемы к положительному выводу источника питания, а вывод 8 к заземлению.

Дважды щелкните по выделенному дешифратору. В появившемся диалоговом окне выберите элементы ttl, а затем – модель LS, щелкнув по ним левой клавишей.

Нажмите кнопку OK.

Соберите схему для проведения испытаний, подав к необходимым выводам исследуемого дешифратора соответствующие сигналы в зависимости от режимов работы – с двух входов на четыре выхода или с трех входов на восемь выходов.

Подключите входы логического анализатора к входам и выходам дешифратора. Раскройте лицевую панель логического анализатора (двойной щелчок левой кнопкой мыши, курсор на темной верхней строке прибора). Раскройте лицевую панель генератора слов. Сместите лицевые панели приборов на рабочем поле так, чтобы они были полностью видны.

Заполните генератор слов так, чтобы получились необходимые комбинации сигналов логического уровня. Установив режим работы STEP или CYCLE, проверьте работу схемы, нажатием кнопок STEP или тумблера питания, соответственно.

Данные экспериментов выведите на лист бумаги с помощью принтера. При вызове команды Print в открывшемся окне появляется список атрибутов схемы и приборов, которые могут быть распечатаны. Выберете нужные Вам, так чтобы рядом появился символ, а затем выполните команду Print.

74, 74LS, 74S, K155, K555, K531, 74, 74LS, 74S, K155, K555, K531, 6.2. Исследуемые схемы в соответствии со стандартами.

6.3. Таблицы состояний, диаграммы напряжений.

6.4. Выводы о проделанной работе.

7.1. Цифровая и вычислительная техника: Учебник для вузов / Э.В.Евреинов, Ю.Т.Бутыльский, И.А.Мамзелев и др.; под ред.

Э.В.Евреинова. - М.: Радио и связь, 1991. - 464 с.: ил.

7.2. Шило В.Л. Популярные цифровые микросхемы: Справочник, 2-е изд., исп. - Челябинск: Металлургия, Челябинское отд., 1989. - 352с.

ИССЛЕДОВАНИЕ ТРИГГЕРОВ НА ИНТЕГРАЛЬНЫХ

МИКРОСХЕМАХ

Цель работы – экспериментальное исследование работы триггеров, выполненных на интегральных микросхемах, и закрепление знаний по последовательностной цифровой логике.

Подавляющее большинство цифровых устройств содержит в качестве основных элементов различные типы триггеров.

Триггерами или точнее триггерными системами называют большой класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознается по значению выходного напряжения.

Триггеры можно классифицировать по ряду признаков:

1. По способу записи информации – на асинхронные и синхронные;

2. По способу синхронизации – на синхронные со статическим управлением записью, синхронные двухступенчатые, синхронные с динамическим управлением;

3. По способу организации логических связей:

3.1. Триггеры с раздельной установкой 0 и 1 ( RS – триггеры);

3.2. Триггеры со счетным входом (Т – триггеры);

3.3. Универсальные триггеры с раздельной установкой 0 и 1 (JK – 3.4. Триггеры задержки (D – триггеры );

3.5. Триггеры задержки с управлением приемом информации по 3.6. Комбинированные триггеры (RST –, JKRS –, DRS – триггеры и др.);

3.7. Триггеры со сложной входной логикой.

Входы триггеров и сигналы, подаваемые на них, делятся на информационные – управляющие состоянием триггера и вспомогательные – служащие для предварительной установки триггера в заданное состояние и его синхронизацию.

В табл.5.1 приведены условные обозначения и назначения входов триггеров.

Поскольку функциональные свойства триггеров определяются их входной логикой, то по названиям основных входов называют и триггер.

Например:

RS – триггер, D – триггер, RST – триггер (комбинированный, способный выполнять функции T – и RS – триггеров).

Условное обозначение S Вход для раздельной установки триггера в состояние R Вход для раздельной установки триггера в состояние J Вход для установки триггера в состояние K Вход для установки триггера в состояние Вход двоичного счетчика (счетный вход) Подготовительный вход для разрешения приема информации Исполнительный вход для осуществления приема информации (вход синхронизации или тактирующий вход) 2. RS – триггеры (асинхронные, нетактируемые) RS – триггер можно получить, охватив, как показано на рис. 5.1, два логических элемента ИЛИ – НЕ обратными связями. RS – триггер выпускается также в интегральном исполнении, в этом случае он может быть изображен в виде отдельного устройства, как показано на рис. 5.2.

Он имеет два выходных сигнала: Q и Q инверсные друг другу и два входных: S (Set) – установка и R (Reset) – сброс. Имеется в виду сброс выхода Q триггера в нулевое состояние.

Если входные сигналы взаимно инверсные, причем S = 1 и R =0, Следовательно, оба выходных сигнала действительно находятся в инверсных друг другу состояниях.

Рис.5.1. RS - триггер на Рис.5.2. Условное графическое При R = 1 и S = 0 можно получить обратные значения выходных сигналов триггера. Если R = S = 0, то состояние выходных сигналов сохраняется. Поэтому RS – триггер можно использовать для запоминания информации. При R = S = 1 оба выходных сигнала равны нулю. Однако, если в какой - либо момент оба входных сигнала одновременно станут равными нулю, состояние выходных сигналов триггера не будет определено. Поэтому комбинация входных сигналов R = S = 1, как правило, является запрещенной. Все возможные состояния триггера на элементах ИЛИ – НЕ отображены в таблице переключений 5.2.

Таблица 5.2. состояний для RS – триггера на элементах ИЛИ – НЕ Режим работы Как следует из табл.5.2, при выполнении RS – триггера на элементах ИЛИ – НЕ активным уровнем R и S сигналов является высокий уровень – 1. При необходимости, если требуется установить активным низкий уровень входных сигналов, то возможна принципиальная схема RS – триггера, приведенная на рис. 5.3.

Рис. 5.3. RS – триггер с низким активным уровнем входных сигналов В лабораторной работе №2 было отмечено, что логическое тождество не изменится, если все переменные инвертировать, а операции сложения и умножения поменять местами (Теорема де Моргана). Используя это правило, можно получить RS – триггер, построенный на элементах И – НЕ рис.5.4. с таблицей переключения 5.3. Следует обратить внимание на то, что в RS – триггере на элементах И – НЕ входными сигналами активного уровня является 0 и используются переменные R Рис.5.4. RS - триггер на Рис.5.5. Условное графическое В данной лабораторной работе RS – триггер на элементах И – НЕ является основным, базовым.

Таблица 5.3. состояний для RS – триггера на элементах И – НЕ Режим работы Поскольку изменение состояния RS – триггера обусловлено появлением уровня логического 0 на одном из его входов, то, вероятно, более точным обозначением для этой схемы было бы условное графическое обозначение, приведенное на рис.5.5. Обратите внимание на инвертирующие окружности по входам R и S. Они показывают, что активным уровнем сигнала для изменения состояния триггера является уровень логического 0 на одном из входов.

При описании работы последовательностных логических схем очень часто используют временные диаграммы сигналов. Временные диаграммы рис.5.6. фактически содержат ту же информацию, что и таблица истинности.

При подаче входной комбинации S = 0, R = 1 на выходе Q независимо от предыдущего состояния появится 1, что приведет к появлению нуля на выходе Q. При возвращении к комбинации S = 1, R = 1 состояние на выходах сохранится Q = 1, Q = 0. Аналогично входная комбинация S = 1, R = 0 однозначно дает: Q = 0 и Q = 1. Две последние комбинации входных сигналов могут быть использованы для приведения триггера в одно из двух устойчивых состояний.

В трех используемых комбинациях входных сигналов состояние на выходе Q всегда противоположно состоянию на выходе Q, т.е.

Q Q. Принято два устойчивых состояния триггера сопоставлять с двумя значениями логической переменной, например, состояние Q = 1, Q = 0 считать соответствующим логической единице, а состояние Q = 0, Q = 1 – соответствующим логическому нулю. Выход, на котором состояние совпадает со значением логической переменной, называют прямым, в нашем случае это выход Q, а другой – инверсным Q.

Синхронизированные триггеры получаются из асинхронного RS – триггера путем подключения к его входам схемы управления. На рис.5. показана логическая структура синхронизированного RS – триггера со статическим управлением, выполненного на элементах И – НЕ. Он состоит из собственно RS – триггера (DD1.3, DD1.4) и элементов DD1. – DD1.2, образующих схему управления.

Рис. 5.7. Схема синхронизированного RS – триггера Входы R и S информационные, вход С – синхронизирующий (тактовый). Каждый из информационных входов связан с синхронизирующим операцией И – НЕ, поэтому информация с входов S и R может быть передана на собственно триггер (DD1.3, DD1.4) только при С = 1.

Временные диаграммы, иллюстрирующие работу синхронизированного RS – триггера, показаны на рис.5.8.

Внутренние сигналы ( q1 и q 2 ) управляют собственно RS – триггером, который, как и его асинхронный аналог на элементах И – НЕ (см.

рис. 5.5) переключается сигналами нулевого уровня. Поскольку на элементах DD1.1 и DD1.2 происходит инверсия, то для записи информации в триггер потребуются входные сигналы S и R, равные логической 1. Подключать тактовый вход С прямо к элементам DD1.3 и DD1. нельзя, поскольку триггер будет принимать неопределенное состояние при С = 0.

Рис. 5.8. Диаграммы напряжений сохранится записанная информация.

Обратный переброс в состояние Q = 1 входным сигналом S = произойдет аналогично.

Входная комбинация S = R = 1 недопустима, так как при С = 1 на промежуточных шинах возникает сочетание q1 q 2 0, которое создаст состояние на выходе RS – триггера Q = Q = 1.

JK – триггер является весьма распространенным, универсальным типом триггера. Условное графическое изображение простейшего JK – триггера приведено на рис.5.9. Он обычно имеет два информационных входа J и К, вход тактовых импульсов С, входы установки S и сброса K, а также комплиментарные выходы Q и Q.

Рис. 5.9. Графическое изображение JK – триггера Работу JK – триггера поясняют временные диаграммы (рис. 5.10).

Как правило, JK – триггер реализуется на основе синхронного двухступенчатого RS – триггера структуры «мастер-помощник». Как следует из графического изображения триггера и временных диаграмм его работы, входы S и R с активным низким уровнем. Когда на один из этих входов подан сигнал низкого уровня информация с входов C, J и K восприниматься не будет, то есть входы S и R имеют приоритет над остальными входами. Информация со входов J и K записывается в триггер в два приема фронтом и срезом положительного тактового импульса по входу С. Причем, фронтом импульса по входу С сигнал высокого уровня с J входа записывается сначала в синхронизированный RS – триггер «мастер», а срезом в синхронизированный RS – триггер «помощник» и сигнал высокого уровня появляется на выходе Q.

В ТТЛ логике характерным примером JK – триггера со структурой «мастер – помощник» (рис.5.11) является микросхема К555ТВ1.

На рис.5.12 приведено условное графическое обозначение, а на рис.5.13 – цоколевка микросхемы К555ТВ1. Входы установки S и сброса R имеют низкие логические уровни. У микросхемы есть три входа J (J1 – J3) и три входа К (К1 – К3), тактовый вход С и выходы Q и Q.

Рис. 5.11. Структурная схема микросхемы К555ТВ Рис.5.12. Графическое изображение Входы S и R являются приоритетными. Нулевой сигнал на входе S устанавливает выход Q в единичное состояние вне зависимости от уровней сигналов на J, K и C входах. При S = R = 1 разрешается синхронное управление по J и K – входам. Вход J устанавливает на выходе Q сигнал, равный 1, а вход К сигнал, равный 0.

Управление состоянием JK – триггера происходит согласно табл.5.4.

Состояние двухступенчатого триггера переключается фронтом и срезом положительного тактового импульса. JK – информация загружается в триггер «мастер» (DD3.2 - DD3.3), когда напряжение на входе С переходит на высокий уровень ( 0 1 ) и переносится в триггер – «помощник» (DD2.3 - DD2.4) по отрицательному (1 0 ) перепаду импульса на входе С.

Отличие JK – триггера от синхронизированного RS – триггера состоит в том, что отсутствуют запрещенные входные комбинации. При подаче на оба входа J и K сигнала равного 1, триггер изменяет свое состояние на противоположное (инверсное) по срезу сигнала на входе С.

Из схемы следует, что состояние JK – триггера зависит не только от сигналов на входах J и K, но и от логически связанных с ними сигналов с выходов Q и Q. Наличие цепей обратной связи наряду с информационными входами J и K присуще всем JK – триггерам.

Наиболее часто в цифровых интегральных микросхемах, а также в импульсных устройствах применяют триггеры с единственным входом данных D (DATA), так называемые D – триггеры.

D – триггеры в отличие от рассмотренных ранее типов, имеют для установки выхода в состояние 1 или 0 один информационный вход D и вход С для синхронной записи.

Функциональная особенность этого типа триггеров состоит в том, что сигнал на входе Q после такта записи повторяет информацию на входе и запоминает это состояние до следующего такта записи.

Один из вариантов схемы D – триггера на элементах И – НЕ представлен на рис.5.14, условное графическое изображение D – триггера приведено на рис.5.15. Элементы DD1.3 и DD1.4 образуют ячейку памяти, а DD1.1 и DD1.2 схему управления.

Рис.5.14. D-триггер на элементах И-НЕ D- триггера При нулевом сигнале на входе С состояние триггера от изменения входного сигнала на входе D не зависит, т.к. логические элементы DD1.1 и DD1.2 закрыты и на их выходах установились сигналы высокого уровня независимо от сигнала на D – входе, что служит нейтральной комбинацией для RS – триггера, выполненного на элементах DD1.3 и DD1.4. Изменение состояния D – триггера происходит только при высоком уровне сигнала на входе С, т.е. D – триггер записывает информацию со входа D на выход Q при положительном импульсе на входе С.

Так, например, в момент времени t1 (рис.5.16) на входе С появляется сигнал, равный 1, а на входе D действует сигнал, равный 0. Тогда на выходе элемента DD1.1 устанавливается сигнал, равный 1. Так как на входы элемента DD1.2 поданы сигналы, равные 1, то на его выходе устанавливается сигнал, равный нулю. Сигналы с выходов элементов DD1.1 и DD1.2 устанавливает RS – триггер, выполненный на элементах DD1.3 и DD1.4 в состояние, когда на выходе Q сигнал равен 0, а на выходе Q равен 1.

Дальнейшая работа D – триггера становится понятной при рассмотрении диаграмм на рис.5.16.

Рис.5.16. Диаграммы напряжений, поясняющие работу D – триггера Широко применяют D – триггеры с динамическим управлением (микросхема типа К555ТМ2). Выходной сигнал таких триггеров переключается только по положительному перепаду импульса на тактовом входе С. Условное графическое обозначение такого триггера приведено на рис.5.17, цоколевка микросхемы К555ТМ2 – на рис.5.18, а временные диаграммы, поясняющие его работу – на рис.5.19.

Рис.5.17. Условное графическое изображение динамического D - триггера (К555ТМ2) Рис.5.19. Диаграммы напряжений, поясняющие работу Возможные состояния D – триггера на микросхеме К555ТМ2 сведены в табл. 5.5.

В тех случаях, когда запись информации в динамический D – триггер необходимо производить по заднему фронту (срезу импульса), D – триггер можно выполнить на базе JK – триггера, рис.5.20. Для этого потребуется дополнительный элемент – инвертор, который в схеме рис.5.20 выполнен на элементе 2И – НЕ – микросхема DD1.

Режим работы x – безразличное состояние.

Рис.5.20. Схема выполнения D – триггера на основе JK – триггера T – триггер или двоичный счетчик имеет один управляющий вход T и отличается простотой принципа действия. Смена состояний выходного сигнала на инверсное здесь происходит всякий раз, когда управляющий сигнал меняет свое значение в одном направлении. В зависимости от того, какой из фронтов входного сигнала используется для управления (от 0 до 1 или от 1 к 0), считается, что T – триггер имеет прямой или инверсный динамический вход.

По способу ввода информации T-триггеры могут быть асинхронными и синхронными.

T – триггер – вид триггера, текущее состояние которого определяется его же состоянием в предыдущем такте. На рис.5.21 представлены временные диаграммы работы T – триггера.

Поскольку управление происходит по одному входу, T – триггеры неопределенных состояний не имеют.

Рис. 5.21. Диаграммы напряжений, поясняющие работу T – триггера В интегральном исполнении T – триггеры не производятся, т.к.

легко выполняются на базе JK или D – триггеров путем определенных соединений внешних выводов. Общий принцип построения счетных триггеров состоит во введении обратной связи с выходов на входы так, чтобы обеспечить смену сигналов на информационных входах после каждого такта.

На рис.5.22 показана схема получения T – триггера из универсального JK – триггера (например, К555ТВ1). В асинхронном режиме тактовый вход исполняет роль счетного, в синхронном режиме используется по прямому назначению. В обоих случаях триггер переключается при переходе сигнала на входе С с 1 на 0.

Рис. 5.22. Схема T-триггера на базе JK – триггера На рис.5.23 показана схема получения T-триггера из D – триггера.

Отличительной особенностью такого триггера является переключение по переднему фронту, то есть при переходе сигнала на входе С с 0 на 1.

Рис.5.23. Схема преобразования T – триггера из D – триггера 7.1. Ознакомиться с лабораторным стендом. Исследование триггеров производится на лабораторном стенде, принципиальная схема которого приведена на рис.5.24. Она включает в себя бездребезговый ключ (DD1.1, DD1.2, SA1, R1, R2), схему формирования логических сигналов (SB1 – SB4, R3 – R10, VD1 – VD4), исследуемый триггер К555ТВ1 (DD2) и логический элемент И – НЕ (DD1.4) 7.2.Ознакомиться с методикой осциллографирования в электронных схемах.

7.3. Подключить к гнездам источника V1 БЛОКА ПИТАНИЯ цифровой вольтметр на пределе измерения 20В. Установить с помощью ручек «грубо», «плавно» напряжение источника 5В.

7.4. Выключите сетевой тумблер и, соблюдая полярность, подайте питание на исследуемый стенд.

7.5. Изучение работы триггеров начните с асинхронного RS – триггера. Для этого соедините входы Х5 и Х8 принудительной установки RS – триггера с выходами схемы формирования логических сигналов Х1 и Х2. Нарисуйте схему исследования асинхронного RS – триггера, выполненного на микросхеме К555ТВ1. Используя схему формирования логических сигналов, последовательно подавая на входы триггера различные комбинации сигналов с помощью кнопок SB1 и SB2 (таблица 2.3), убедитесь в соответствии функционального назначения схемы сигналам на ее входах и выходах. Логический уровень на входах и выходах RS – триггера контролируйте с помощью светодиодов (осциллографа или цифрового вольтметра на пределе измерения 20В). Данные занесите в табл. 5.6. Выключите стенд.

Рис. 5.24. Принципиальная схема лабораторной установки ПОМНИТЕ, что все изменения в схеме с целью предотвращения выхода элементов из строя должны производиться при отключенном источнике питания.

7.6. Для изучения работы JK – триггера, дополните составленную схему следующим образом: подключите входы J (вывод Х6) к выходу Х3 схемы формирования логических сигналов, а входы К (вывод Х7) к выходу Х4 схемы формирования логических сигналов. Изобразите схему исследования JK – триггера, выполненного на микросхеме К555ТВ1. Проверьте схему соединений и включите сетевой тумблер.

Обнулите триггер. Последовательно подавая на входы J и K триггера различные комбинации сигналов в соответствии с табл.5.4, переключая тумблер SA1, убедитесь в соответствии состояния схемы назначению сигналов на ее входах и выходах. Данные заносите в таблицу.

7.7. Исследуйте работу Т – триггера. Установите с помощью кнопок SB3 и SB4 на входах J и K триггера высокие логические уровни.

Переключая тумблер SA1, убедитесь, что Т – триггер меняет свое состояние с приходом очередного импульса на счетный вход. Определите экспериментально фронт (или срез) импульса по которому происходят переключения в схеме. Приведите диаграммы напряжений, поясняющие работу Т – триггера.

7.8. Исследуйте работу D – триггера, собранного на базе JK – триггера. Для этого изобразите схему D – триггера на элементах лабораторного стенда в соответствии с рис.5.20, проставьте номера выводов микросхем.

Последовательно подавая на входы триггера различные комбинации сигналов в соответствии с табл.5.5, убедитесь в правильности ее работы. Данные занесите в таблицу. Определите экспериментально фронт (или срез) импульса по которому происходят переключения в схеме.

Приведите диаграммы напряжений, поясняющие работу D – триггера, выполненного на базе JK – триггера. Объясните полученные результаты.

Выключите стенд. Разберите схему.

8. Порядок выполнения работы с программой 8.1. Ознакомьтесь с элементной базой и инструментальными средствами программы Electronics Workbench.

8.2. Изучите методические указания к лабораторной работе.

8.3. Произведите исследование триггера из библиотеки последовательностных элементов (по указанию преподавателя). Для этого вызовите библиотеку Digital. Установите курсор мыши на необходимый триггер и, нажав левую кнопку, перемещая мышь, поставьте триггер на требуемое место наборного поля. Отпустите кнопку. Дважды щелкните по выделенному элементу. В появившемся диалоговом окне выберите элементы ttl, а затем – модель LS, щелкнув по ним левой клавишей.

Нажмите кнопку OK.

8.4. Соберите схему для проведения испытаний, подключив к входам исследуемого триггера генератор двоичных слов. Подключите входы логического анализатора к входам и выходам триггера.

Раскройте лицевую панель логического анализатора (двойной щелчок левой кнопкой мыши, курсор на темной верхней строке прибора).

Раскройте лицевую панель генератора слов. Сместите лицевые панели приборов на рабочем поле так, чтобы они были полностью видны.

Заполните генератор слов так, чтобы получились необходимые комбинации сигналов логического уровня. Установив режим работы STEP или CYCLE, проверьте работу схемы, нажатием кнопок STEP или тумблера питания, соответственно.

Данные экспериментов выведите на лист бумаги с помощью принтера. При вызове команды Print в открывшемся окне появляется список атрибутов схемы и приборов, которые могут быть распечатаны. Выберете нужные Вам, так чтобы рядом появился символ, а затем выполните команду Print.

8.5. Для работы с реальными микросхемами триггеров серии ТТЛ выберите из библиотеки Digital ICs серии 74xx необходимый триггер.

Соответствие наименований зарубежных и отечественных микросхем триггеров на элементах ТТЛ приведено в табл.5.7. Исследуйте триггер в соответствии с заданиями раздела 7.

74, 74LS, 74S, K155, K555, K531, 74, 74LS, 74S, K155, K555, K531, 9.2. Исследуемые схемы в соответствии со стандартами.

9.3. Таблицы, диаграммы напряжений, комментарии и пояснения к ним.

9.4. Выводы о проделанной работе.

10.1. Бойко В.И. и др. Схемотехника электронных систем. Цифровые устройства. – СПб.: БХВ – Петербург, 2004. – 496 с.

10.2. Калабеков Б.А. Цифровые устройства и микропроцессорные системы. – М.: Горячая линия – Телеком, 2002. – 336 с.

10.3. Титце У., Шенк К. Полупроводниковая схемотехника. – М.:

Мир, 1982. – 512 с.

10.4. Шило В.Л. Популярные цифровые микросхемы. Изд. 2-е. М.: Металлургия, 1989. - 352 с.

ИССЛЕДОВАНИЕ СЧЕТЧИКОВ НА ИНТЕГРАЛЬНЫХ

МИКРОСХЕМАХ

Цель работы – экспериментальное исследование работы счетчиков, выполненных на интегральных микросхемах, и закрепление знаний по последовательностным электронным устройствам.

Счетчиком называется цифровое устройство, осуществляющее счет поступающих на его вход импульсов и запоминание результатов подсчета в заданном коде.

По целевому назначению счетчики подразделяются на нереверсивные и реверсивные. В свою очередь нереверсивные счетчики подразделяются на суммирующие и вычитающие.

Суммирующие счетчики служат для сложения последовательности импульсов напряжения, то есть для счета импульсов в прямом направлении.

Вычитающие счетчики предназначены для вычитания последовательности импульсов, то есть для счета импульсов в обратном направлении.

Реверсивные счетчики служат для выполнения операции счета как в прямом, так и в обратном направлении.

Основой любой из схем счетчиков является последовательное соединение триггеров. Обычно для построения счетчиков используются Т – триггеры, выполненные на базе D – или JK – триггеров.

Одним из основных параметров счетчика является модуль коэффициента счета (коэффициент счета, емкость счетчика) k сч, который определяет число устойчивых состояний, т.е. предельное число импульсов, которое может быть им зафиксировано. Модуль коэффициента счета счетчика, состоящего из n последовательных триггеров типа Т, составляет 2 n.

Счетчик, составленный из последовательно соединенных Т – триггеров называется двоичным. За счет внутренних обратных связей или соединений с помощью дополнительной логики модуль коэффициента счета счетчика можно уменьшить. Счетчик с емкостью 10 называется двоично-десятичным. Промышленность выпускает счетчики в интегральном исполнении с модулем коэффициента счета равным 2 n, 10, 12 и программируемым коэффициентом счета.

Различают асинхронные и синхронные счетчики.

В асинхронном счетчике каждый триггер вносит в процесс счета определенную задержку, поэтому младшие разряды результирующего кода появляются на выходах триггеров не одновременно, т.е. не синхронно с соответствующим синхронизирующим импульсом.